电路电子基础

最新推荐文章于 2024-09-02 23:19:52 发布

A橙_

最新推荐文章于 2024-09-02 23:19:52 发布

阅读量3.3k

点赞数 1

分类专栏：电路电子文章标签：其他

未经允许不得转载

本文链接：https://blog.csdn.net/Aaron503/article/details/121570472

版权

电路电子专栏收录该内容

7 篇文章 7 订阅

订阅专栏

模拟电路

一.电路抽象

1.集总电路抽象
2.集总事物原则
        电路任何部分的磁通量变化率在任何时候都必须为0；
        电路任何节点的电荷变化率在任何时候都必须为0；
        感兴趣的信号时间范围必须远大于电磁波在电路中传输的时间延迟；
3.关联变量约定
        电流流入电压的正接线端（定义变量时约定方向，通过计算求实际方向，每个元件都要有关联变量约束，选择一个电压正接线端方向）
        功率的计算与方向约定无关，电阻等元件功率＞0，表示吸收功率
4.四种理想元件的元件定律
        理想导体：v=0；理想电压源：v=V；理想电流源：i=I；理想线性电阻：v=iR；

二.电阻网络

1.基尔霍夫定律（KCL,KVL的列写）
2.电路等效变换
        独立电源的变换(电流源 $<==>$ 电压源)
        三角形与Y形电路变换
        电桥变换
3.节点法
        含超节点的节点法求解
        矩阵形式列写节点方程

三.网络定理

1.叠加定理
        线性网络
        计算独立源时，其他电压源置为短路，电流源置为开路
2.戴维南定理
        计算开路电压voc和等效电阻Rth
3.诺顿等效
        计算短路电流isc和等效电阻Rth
4.等效电阻、voc、isc的计算
        等效电阻可直接计算端口电阻，或加压求流，加流求压，注意内部电源置0
        voc、isc的计算可适当在电路中应用电流源与电压源的等效变换简化求解

四.MOSFET及MOSFET放大电路

MOSFET
1.三端口：源极S，栅极G，漏极D
2.电气特性：线性区(电阻)，饱和区(电流源)，截止区(开路,Vgs<Vt阈值电压)
3.模型化
        开关(R)模型 Vgs>Vt，导通
        开关电阻(SR)模型 Vds<Vgs-Vt，Vgs>Vt，等效电阻
        开关电流源(SRS)模型Vds<Vgs-Vt，Vgs>Vt，等效电流源

MOSFET放大器
1.等效模型
2.MOSFET放大器特性
        线性区，截止区，饱和区
        只有在饱和区才具有放大功能，因此需要添加偏置电压
3.偏置电压
        偏置电压的范围为饱和区范围，偏置电压可以选择：增益最大; 范围最大

五.运放模型与运放电路

运放模型与特性
1.运放模型
        同相输入
        反相输入
        共模：两端口输入信号极性相同，由于输入电压为 $V^{+}-V^{-}$ ，所以增益小，但当输入端有噪声时， $V^{+}$ 与 $V^{-}$ 的噪声近似，作差消除了噪声，因此共模的增益小但抗干扰性强
        差模：两端口输入信号极性相反，增益大，信号放大力强
2.理想特性
        输入电阻无穷大时，有：
        虚断：输入端近似断路， $i^{+}=i^{-}=0$
        虚短(需要有负反馈)：输入端近似短路，

运放电路
1.同相放大电路与反相放大电路
2.输入输出电阻的计算
3.负反馈(输出接入反相输入端)
作用：增加带宽；改变输入输出阻抗；提高稳定性；

六.运算电路与滤波器

运算电路
1.加法器
2.减法器
3.RC积分器
RC被称为时间常数，当充电时间大于5RC时，充电99%，视为充电完成
加入运放后，由于反相放大电路输入端与输出端存在寄生电容，电容扩大(密勒效应)，此时积分时间扩大为1+A倍，即时间常数t=(1+A)RC
4.微分器

滤波器
1.含电感电容电路的分析方法：阻抗法
2.频响特性的计算
3.滤波器种类：低通，高通，带通，带阻
4.通带放大倍数与通带截止频率，过渡带增益与下降速率

数字电路

一.数字系统与信息

1.模型机信息流动
2.信息表示：
        模拟量 $\rightarrow$ 数字量(对模拟量的量化过程)
        同步表示
        异步表示
        降低量化误差的方式：提高采样频率；增加位数
3.数字系统中的电压信号
        电平噪声容限
4.进制转换
5.编码与可靠性编码
        奇偶校验码
        格雷码(两种编制方法)

二.组合逻辑电路

1.二值逻辑与CMOS门电路
2.布尔代数
        基本运算定理及德摩根定理
        三规则：代入规则，对偶规则(负逻辑设计)，反演规则
3.标准型
        最小项与最大项
        和之积与积之和形式
4.电路优化
        成本标准
        卡诺图化简
5.异或门
6.门的传播延迟
        零延迟模型
        传输延迟模型
        惯性延迟模型
7.EN使能
        当电路禁止使能时，电路输出为高阻态。

三.组合逻辑电路设计

一.Verilog硬件描述语言

1.构成:模块声明,端口方向声明,数据类型声明,逻辑功能描述
2.功能描述:初始化,过程赋值,持续赋值,调用模块
3.基本语法

二.分层设计与工艺映射,译码器

1.分层设计与层次化设计方法
2.工艺映射:
        由于与非，或非门的成本较低，通过工艺映射变换电路，可以实现电路的低成本优化
        电路可表示为两种：与非门形式，或非门形式，转换依据为德摩根定理
        与非门：
                所有与门改为与非门+反相器，或门改为反相器+与非门
        或非门：
                所有或门改为或非门+反相器，与门改为反相器+或非门
3.译码器:1-2译码器,2-4译码器,3-8译码器(多种构成方式)
        译码器设计逻辑电路:根据真值表,将输出的最小项通过或门输出,或通过最大项的或非输出

三.迭代电路与加减法器、补码与反码

1.迭代电路：将宽操作数改成窄操作数单元电路的组合，实现电路功能，每个子电路的功能都相同，具有相同特征。同样的，二维迭代电路中，每层的特征相同。（例如二维迭代乘法器，每层的加法器数量是相同的）
        迭代电路的仿真验证：n输入至少加载 $2^{n}$ 个输入组合
2.半加器，全加器的逻辑表达式
        半加器:        Z=X XOR Y        C=XY
        全加器:        Z=X XOR Y XOR Z        C=XY+( X XOR Y )Z=XY+XZ+YZ
3.行波加法器:
        由多个一位全加器构成的迭代电路，结构简单但速度慢，是并行加载的串行加法器。
4.真值、机器数、补码与反码
        溢出检验：V=Cn⊕Cn-1，Cn为符号位进位，Cn-1为最高有效位向符号位的进位
        无符号数的计算：
                生成补反码方式与有符号数相同
                -法用+补码表示：X-Y=X+Y（补），由此有异或门和全加器构成的加减法器
                有符号数的计算
                (A + B)补=A(补) + B(补)
                (A - B)补=A(补) + -B(补)        得到结果取补码时注意符号正负，正数则补码为本身，负数取补

四.编码与选择器

1.编码
        对事件发生条件进行归纳，从多输入中归纳出事件发生的情况，即写出逻辑表达式
        例：7段数码管显示，将每一段管发光的数字输入归纳，写出逻辑表达式即为编码
        当有多事件同时发生时，就需要选择哪个事件发生，因此需要优先编码器和选择器
2.紧凑真值表
        无论是优先编码器还是选择器，都考虑的是多输入的情况，且同一时刻只能编码一个有效输入，因此需要写出紧凑的真值表，主要有两种形式：
        优先编码器的省略形式
        用输入变量表示输出的形式（选择器）
3.选择器（多路复用器）
        加入选择信号判断输出情况，二选一多路复用器需要一个选择信号，四选一多路复用器需要两个选择信号...；选择信号相当于使能信号，与输入的选项构成一个与门，使对应的被选择项可以输出结果。输出相当于所有与门的和，构成与或结构，输出表达式是：用于选择的最小项和输入信号接入与门，所有选择接入或门。（例：4-1多路复用器的表达式:F=S1'S0'I0+S1'S0I1+S1S0'I2+S1S0I3）
        利用选择器设计电路（例：双四选一多路复用器实现全加器）：
                列出紧凑真值表，可以让输出信号是某个输入信号的函数，以减少选择信号（对于函数而言，输入相当于选择信号）
                选择器得到真值表对应各个输出的使能信号
                选择项为真值表对应的内容，可以是0/1，也可以是另一个变量

四.时序电路

一.时序电路与存储原理

1.时序电路
        状态:过去输入的抽象表达
        结构:存储元件+组合电路
        两种时序电路:Mealy型,Moore型(只与当前状态有关)
        状态图与状态表
2.存储元件
        双稳态电路存储

二.记忆元件与时序电路分析

1.SR锁存器，S‘R’锁存器与D锁存器
        SR锁存器：
        特征方程：Qn+1=S+R’Qn，SR=0
        由或非门交互耦合形成的电路，输入00保持原状态，复位置位高电平有效
        将或非门替换为与非门，Q与Q‘交换位置即为S‘R’锁存器，置位与复位低电平有效
        有控制信号的SR锁存器：
        特征方程：Qn+1=CS+CR'Qn+C‘Qn，SR=0
        将控制信号与输入信号分别接入与非门，得到受控制信号控制的SR锁存器
        D锁存器：
        特征方程：Qn+1=CD+C’Qn
        将一个输入改为另一个输入接反相器，消除了未定义状态
        锁存器可以在输出看到输入的情况，因此是透明的，当输出直接返回给输入，会发生振荡
2.D触发器
        D锁存器+SR低电平有效锁存器构成主从式触发器，只在时钟变化沿输出发生变化
3.时序电路分析
        列写触发器输入方程和和函数方程
        作状态表和状态机图
        分析功能

三.时序电路设计

状态图设计

1.设计步骤
        功能说明->状态图(表)->状态赋值->确定方程->优化->工艺映射->验证
2.Mealy型与Moore型电路的状态表
        例：4位序列识别器（首尾重叠）
        Mealy型：初始状态，三种中间状态
        Moore型：增加一个输出状态，输出与输入无关，只与状态有关
        状态合并：等价的状态可以进行合并，输出相同且状态变化相同
3.状态赋值与表达式
        赋值法：计数顺序赋值，格雷码赋值，单热点赋值
        通过对状态赋值，卡诺图化简，得到需要的几个表达式，赋值位数即为触发器和输入方程的个数
4.自启动
        当编码位数提供的编码多于状态需要，产生的无效状态如果能转换为有效状态，则时序电路可以自启动

状态机图设计

1.在状态图设计的基础上，将输入条件直接写为输入变量的逻辑表达式
   给定输出初值，将输出也直接用变量表示
2.条件约束
3.状态表与状态图设计不同，赋值编码过程相同
4.无效状态处理：
        最小冒险法：将无效状态的下一状态指定为有效状态
        最小成本法：无效状态处理为无关项，得到的电路可能无法自启动