- 博客(1)
- 收藏
- 关注
原创 牛客verilog 自动贩卖机1
if(!rst_n)elsealways@(*)beginif(!rst_n)elsebeginIDLE:elseS1 :elseS2 :elsenext_state;endcaseendend//描述输出状态if(!rst_n)beginq <= 1'b0;s <= 2'b0;endelse。
2024-07-19 16:55:40
352
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人