FPGA波特率与时钟周期对应

计算出系统时钟计数值与波特率之间的关系

FPGA主板频率是50Mhz,T=20ns

 

 9600波特率指的是9600bps,9600bit/s


然后周期是1/速率 = 1/9600 = 1.0416666667*10^(-4)=104167ns

 

波特率分频计数值:104167/System_clk_period=104167/20=5208

 

计数值与波特率之间的关系如表 1 所示 

baud_set波特率波特率周期(ns)波特率周期分频计数值50MHZ系统时钟计数值
09600104167104167/system_clk_period5208-1
1192005208352083/system_clk_period2604-1
2384002604126041/system_clk_period1302-1
3576001736117361/system_clk_period868-1
411520086808680/system_clk_period434-1

 

  • 2
    点赞
  • 9
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值