李锐博恩
码龄4年
  • 6,453,990
    被访问
  • 956
    原创
  • 1,499
    排名
  • 25,612
    粉丝
  • 1,288
    铁粉
关注
提问 私信

个人简介:业精于勤荒于嬉

IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:广东省
  • 加入CSDN时间: 2018-04-05
博客简介:

Reborn Lee

博客描述:
个人微信公众号:FPGA LAB
查看详细资料
  • 9
    领奖
    总分 14,222 当月 210
个人成就
  • 嵌入式领域优质创作者
  • 博客专家认证
  • 获得6,409次点赞
  • 内容获得1,888次评论
  • 获得30,456次收藏
创作历程
  • 3篇
    2022年
  • 65篇
    2021年
  • 211篇
    2020年
  • 251篇
    2019年
  • 603篇
    2018年
成就勋章
TA的专栏
  • 逻辑短文系列
    34篇
  • 笔记
    3篇
  • IC/FPGA笔/面试专题集锦
    2篇
  • 临时存放专栏
    1篇
  • HDL
    3篇
  • 数字设计基础教程
    38篇
  • FPGA 设计心得
    40篇
  • Verilog编程实例
    9篇
  • 电子、信息、半导体科普知识
    31篇
  • FPGA之道精选
    85篇
  • HDLBits
    46篇
  • 高速串行总线技术
    29篇
  • FPGA远程更新
    4篇
  • IC/FPGA校招笔试题分析
    19篇
  • 工具专题
    21篇
  • MATLAB
    1篇
  • Verilog/FPGA 实用总结区
    266篇
  • Vivado/ISE 区
    28篇
  • Cadence 入门笔记
    2篇
  • FPGA时序区
    27篇
  • IC/FPGA笔试面试基础知识专栏
    70篇
  • Bug 解决区
    8篇
  • 读书笔记
    3篇
  • 杂七杂八
    64篇
  • 通信与数字信号处理
    73篇
  • C/Linux/Tcl/Matlab 区
    184篇
  • 工程仿真
    45篇
  • 数值分析与压缩感知
    34篇
兴趣领域 设置
  • 硬件开发
    硬件工程fpga开发硬件架构
自我介绍
文章首发个人微信公众号:FPGA LAB,欢迎关注!
  • 最近
  • 文章
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

【逻辑电路】for循环的等价展开电路

从功能的角度来看,上述这几种方式去替代我们的for写法均可,但是有时候,使用for循环最为方便,例如我们的输入特别多,我们使用if,那样会让我们的代码行数非常多,显得臃肿不堪,可效率低下,这时候for循环就可大显身手。
原创
发布博客 2022.04.17 ·
636 阅读 ·
5 点赞 ·
0 评论

【静态时序分析】如何寻找时序分析的起点与终点

教你寻找时序路径的起点和终点?
原创
发布博客 2022.04.17 ·
1029 阅读 ·
0 点赞 ·
0 评论

【Vivado工具使用技巧】如何快速查看一个工程的器件型号

合理利用vivado软件的各种资源,快速得到想要的信息
原创
发布博客 2022.04.15 ·
1090 阅读 ·
0 点赞 ·
0 评论

aurora IP中选择了小端支持,但小端体现在了什么地方呢?

aurora IP中选择了小端支持,但小端体现在了什么地方呢?
原创
发布博客 2021.12.03 ·
1072 阅读 ·
1 点赞 ·
1 评论

TX Pattern Generator功能块

伪随机比特序列(PRBS)通常用于测试高速链接的信号完整性。这些序列看起来是随机的,但具有特定的属性,可用于测量链路的质量。
原创
发布博客 2021.11.07 ·
750 阅读 ·
1 点赞 ·
0 评论

GT Transceiver的TX Buffer功能块

GTX/GTH收发器的TX数据通路有两个用于PCS的内部并行时钟域:PMA并行时钟域(XCLK)和TXUSRCLK域。为了传输数据,XCLK速率必须与TXUSRCLK速率相匹配,并且必须解决两个域之间的所有相位差。
原创
发布博客 2021.11.06 ·
814 阅读 ·
1 点赞 ·
0 评论

TX的8B/10B编码功能

许多协议对输出数据使用8B/10B编码。8B/10B是一种行业标准的编码方案,它用每个字节的两个比特的开销来换取实现的直流平衡和bounded disparity,以允许合理的时钟恢复。
原创
发布博客 2021.11.06 ·
879 阅读 ·
2 点赞 ·
1 评论

GT Transceiver的动态重配置端口

动态重新配置端口(DRP)允许动态改变GTXE2_CHANNEL/GTHE2_CHANNEL和GTXE2_COMMON/GTHE2_COMMON原语的参数。
原创
发布博客 2021.11.06 ·
914 阅读 ·
1 点赞 ·
1 评论

GT Transceiver的回环模式

回环模式是transceiver数据通路的专门配置,其中数据流被折返到源头。通常情况下,传输一个特定的数据流,然后进行比较以检查错误。
原创
发布博客 2021.11.06 ·
1266 阅读 ·
1 点赞 ·
1 评论

GT Transceiver的电源控制

CPLLPD端口直接影响CHANNEL PLL,而QPLLPD端口直接影响QUAD PLL。
原创
发布博客 2021.10.30 ·
550 阅读 ·
0 点赞 ·
0 评论

GT Transceiver的复位与初始化(4)RX初始化和复位流程

GTX/GTH收发器RX使用一个复位状态机来控制复位过程。由于其复杂性,GTX/GTH收发器RX被划分为比GTX/GTH收发器TX更多的复位区域。
原创
发布博客 2021.10.29 ·
757 阅读 ·
0 点赞 ·
0 评论

GT Transceiver的复位与初始化(3)TX初始化和复位流程

GTX/GTH收发器TX使用一个复位状态机来控制复位过程。GTX/GTH收发器TX被划分为两个复位区域,TX PMA和TX PCS。
原创
发布博客 2021.10.27 ·
723 阅读 ·
1 点赞 ·
0 评论

GT Transceiver的复位与初始化(2)CPLL复位以及QPLL复位

在使用QPLL之前,必须对其进行复位。
原创
发布博客 2021.10.24 ·
1184 阅读 ·
1 点赞 ·
0 评论

FPGA 核和FPGA Fabric的区别是什么?

FPGA fabric主要是指FPGA互连矩阵和嵌入其中的CLBs。
原创
发布博客 2021.10.17 ·
1070 阅读 ·
4 点赞 ·
0 评论

GT Transceiver中的重要时钟及其关系(6)TXUSRCLK以及TXUSRCLK2的用途与关系

TXUSRCLK2是进入GTX/GTH Transceiver TX端所有信号的主要同步时钟。进入GTX/GTH Transceiver TX端的大多数信号都是在TXUSRCLK2的正沿上采样的。
原创
发布博客 2021.10.17 ·
763 阅读 ·
0 点赞 ·
0 评论

GT Transceiver中的重要时钟及其关系(7)TXUSRCLK以及TXUSRCLK2的产生

根据TXUSRCLK和TXUSRCLK2的频率,有不同的方式可以使用FPGA时钟资源来驱动TX接口的并行时钟。
原创
发布博客 2021.10.16 ·
790 阅读 ·
1 点赞 ·
0 评论

GT Transceiver中的重要时钟及其关系(5)QPLL的工作原理介绍

QPLL输出为同一Quad内的每个transceiver的TX和RX时钟分频器块提供信号,该块控制PMA和PCS块使用的串行和并行时钟的生成。
原创
发布博客 2021.10.16 ·
762 阅读 ·
2 点赞 ·
0 评论

GT Transceiver中的重要时钟及其关系(4)CPLL的工作原理介绍

介绍决定了PLL时钟输出频率以及transceiver的线速率的两个公式
原创
发布博客 2021.10.15 ·
804 阅读 ·
1 点赞 ·
0 评论

GT Transceiver中的重要时钟及其关系(3)多个外部参考时钟使用模型

参考时钟选择结构的灵活性允许QUAD中的每个Transceiver都可以访问上下QUAD中的专用参考时钟。
原创
发布博客 2021.10.14 ·
750 阅读 ·
1 点赞 ·
3 评论

GT Transceiver中的重要时钟及其关系(2)单个外部参考时钟使用模型

单个外部参考时钟也可以驱动多个QUAD中的多个Transceiver
原创
发布博客 2021.10.13 ·
789 阅读 ·
2 点赞 ·
0 评论
加载更多