12代酷睿CPU效率分析（一）多核互联延迟篇

已于 2022-02-04 13:53:33 修改
阅读量3.4k 收藏 2
点赞数 1
分类专栏： 元宇宙 异数OS 游戏 文章标签： 体系结构 CPU 多核编程 操作系统 游戏引擎
于 2022-02-02 18:41:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/AthlonxpX86/article/details/122770970
版权
异数OS 同时被 3 个专栏收录
25 篇文章 0 订阅 ¥69.90 ¥99.00
订阅专栏 超级会员免费看
元宇宙
5 篇文章 0 订阅
订阅专栏
游戏
1 篇文章 0 订阅
订阅专栏

12代酷睿CPU效率分析（一）多核互联延迟篇

10年前买的酷睿2代笔记本坏了，为了搞元宇宙，终于还是换了牙膏厂的12代酷睿游戏本，但12代酷睿大小核，一直比较怀疑，尤其是多核元宇宙游戏引擎优化问题，所以使用异数OS的理论测试工具特别研究一下多核互联效率，并以此反向研究一下12代酷睿多核互联体系结构，也许以后真的需要适配一下大小核。

这张图是10年前的酷睿2 2670 8核16线程，延迟55ns，超线程核延迟6ns.
在这里插入图片描述

这张是游戏本12700H的，基本延迟40ns，超线程延迟21ns，还有匪夷所思的50ns.

在这里插入图片描述

问题

这对比下就发现牙膏厂好多不明确的暗箱操作，问题如下

    了解本专栏 订阅专栏 解锁全文 超级会员免费看
    AthlonxpX86
    关注
    • 1
      点赞
    • 踩
    • 2
      收藏
      觉得还不错? 一键收藏
    • 打赏
      打赏
    • 0
      评论
    专栏目录
    订阅专栏
    c2clat-一种测量CPU核心到核心延迟的工具-C/C++开发
    05-27
    c2clat-一种测量CPU核心到核心延迟（核心间延迟）的工具。 c2clat一种用于测量CPU核心到核心延迟（核心间延迟）的工具。 内部版本：g ++ -O3 -DNDEBUG c2clat.cpp -o c2clat -pthread用法示例：$ ./c2clat CPU 0 1 2 3 4 5 6 7 0 0 92 66 62 16 56 54 53 1 92 0 50 54 53 14 49 50 2 66 50 0 48 51 49 13 48 3 62 54 48 0 53 50 48 13 4 16 53 51 53 0 53 51 53 5 56 14 49 50 53 0 49 50 6 54 49 13 48 51
    多核通信
    asmxpl的专栏
    03-11 3457
    合抱之木，生于毫末。 《老子·道德经》 在智能手机平台中，为了保证多媒体业务在平台上的流畅运行，多采用专用的处理器来处理多媒体业务。如在Qucalcomm MSM 7K 平台上，就包含了4 个处理器内核，Qucalcomm MSM 7K 平台采用ARM 9（mARM，modemARM）处理基带业务；采用mDSP（Modem DSP）来处理协议栈业务；采用ARM 11（aARM，appl
    测试cpu各个core之间的延迟
    最新发布
    aolitianya的博客
    05-16 263
    测试cpu中各个core之间的通信延迟
    多核互联，多核同步机制也有很多有意思的设计
    豆豆的博客
    12-04 422
    　　还有一个很典型的Al DSA场景就是自动驾驶芯片：这个是2019年特斯拉发布的FSD，可以看到在它的芯片里面，NPU这一部分也是占了相当大的面积。 　　近几年还看到很多创新的AI DSA的架构： 　　例如Graphcore IPU，它是一个非常大规模的规模的的MIMD多核系统。它在设计里面另一个比较大的创新就是实现了非常大的片上SRAM。另外它的多核互联，多核同步机制也有很多有意思的设计。 　　另外一个是Cerebras晶圆级芯片，一个芯片就是用整个晶圆来实现的，比普通的芯片面积要大得多，可以在一个芯片
    计算机内存延迟,CPU性能差距竟然在这里 延迟不止在内存
    weixin_42362048的博客
    07-25 2974
    在之前的推送中，小编聊到过内存延迟这种参数，对整个系统来说，内存延迟的影响远不如容量、频率等。不过有时候，内存延迟可不仅和内存条能力有关，而且会明显影响整个电脑的性能，这是肿么回事呢？有点看糊涂了的小伙伴别急，小编这就来解释一下。内存就像一张草稿纸，里面“写”满了CPU、显卡、声卡等配件需要或者生成的数据，让这些配件可以随时取用。它的延迟也很好理解，就是这些数据从生成到写在内存上的间隔。不过咱们今...
    【Rust日报】2022-09-19 测量 CPU 不同核心之间的延迟
    Rust语言学习交流
    09-19 529
    测量 CPU 不同核心之间的延迟这是一个Rust编写的比较有趣的程序,通过将两个线程固定在两个不同的 CPU 内核上，我们可以让它们进行一系列比较交换操作，并测量延迟。github 地址:https://github.com/nviennot/core-to-core-latencyDyn async traits: Rust的灵魂本文是Dyn async traits系列文章的 part ...
    用于工业检查系统的一代多核DSP
    01-20
    随着新一代数字信号处理器（DSP）的推出，特别是多核DSP的推出，开发人员将拥有高性能、低成本的低功耗备选方案，实现检查应用的实时影像处理实施。 　今天，在各种因素推动下，工业检查系统需要越来越高的处理性能...
    android获取手机cpu并判断是单核还是多核
    01-04
    * Requires: Ability to peruse the filesystem at “/sys/devices/system/cpu” * @return The number of cores, or 1 if failed to get result */ private int getNumCores() { //Private Class to display only ...
    多核CPU系统结构分析与建模.pdf
    09-24
    《多核CPU系统结构分析与建模》这篇文章深入探讨了多核处理器的发展趋势和技术特性，以及如何使用系统仿真工具进行建模与分析。在过去的几十年里，CPU设计经历了从超标量指令级并行到多核架构的转变，这是应对结构...
    密码多核处理器互联结构研究与设计
    10-17
    这种优化是基于对多核处理器性能参数的模拟和分析结果，确保了设计方案的合理性和有效性。最后，通过VCS仿真平台对优化后的设计方案进行了验证，结果显示，相比传统2D-Mesh结构，改进方案能显著降低核间通信延迟，...
    pSort.rar_多核CPU
    09-14
    《多核CPU上的排序算法效率探究——以快速排序为例》 在现代计算机系统中，多核CPU已经成为主流，它能够同时执行多个独立的任务，极大地提高了计算能力。本实验旨在研究多核CPU环境下，如何利用其并行计算能力来...
    多核CPU
    weixin_44670163的博客
    12-06 1088
    ps：本文较长，全文两千五百字左右！ 前言 半导体工艺和架构是提升CPU性能的双驾马车。CPU的发展史，其实就是处理器架构和半导体工艺交互升级、协同演进的发展史。半导体工艺采用更先进的制程，晶体管尺寸变小了，芯片面积降低了，CPU的主频就可以做得更高；在相同的工艺制程下，通过不断优化CPU架构，从Cache、流水线、乱序执行、SIMD、多发射、指令预测等方面不断更新迭代，就可以设计出比别家公司性能更高、功耗更低的处理器。 单核处理器的瓶颈 在相同的半导体工艺制程下，芯片的面积越大，芯片的良品率就越低，芯片的
    多核处理器互联网络拓扑结构
    计算机系统、存储
    11-04 2862
    参考：gem5 Interconnection Network, Multiprocessor Interconnection Networks多核处理器中常见的网络拓扑结构图： crossbar结构： Mesh结构： 常见的缓存组织与路由结构：
    top 命令_top 命令查看cpu利用率超过500%
    weixin_39800331的博客
    12-10 3378
    日常运维中部署 elasticsearch 集群实现日志审计分析，由于elasticsearch 对主机资源消耗较高，top 中出现主机 cpu 利用率超过 100% ，显示数值大于500% 。那么问题来了，是 cpu 爆表了还是正常的负载值。接下来解答疑惑。top 视图通过在 top 视图下按键盘的1，查看cpu的核数为12核。top 命令显示的是程序占用的cpu的总数，12核cpu最...
    CPU性能提升：多核CPU
    fantasy_ARM9的博客
    05-31 1192
    RingBus结构结合了总线型和开关型链接两者的优点，在成本功耗和通信效率之间达到一个平衡，但是也有局限性，链接很多core时，通信延迟又会带来效率下降。当处理器的Core很多的时候，不再使用总线型连接，使用网络节点的方式连接，每个节点包括计算单元，通信单元以及附属电路，极端和通信实现了分离，每一个节点中的处理单元可以是一个Core，也可以是一个小规模的Soc，Core与Core之间的通信基于通信协议进行，数据包在网络中按照设定的路由算法传输，通过网络通信的分布化来避免总线的竞争。还有二维Mesh结构。
    关于 win11 系统下12代/13代英特尔大小核架构 CPU 的 VMware 优化：输入延迟、卡顿，大小核调度
    ArthurCai的博客
    04-10 1万+
    关于 win11 系统下 12代 / 13代 英特尔大小核架构 CPU 的 VMware 优化：输入延迟、卡顿，大小核调度
    [程序员] 网络延迟的一个主要分析点：怎么确定CPU是否在卖力的干活？
    mzhan017的博客
    03-17 362
    比如VMware设置的CPU策略，可能影响Guest层CPU的运行，如果主机上的CPU资源紧张，可能分配给Guest的CPU就不够用，这个时候需要看什么呢？这些资料里面，或者进一步的引用链接里，就是在提一个事情：延迟的产生很大程度上是由于CPU没有卖力工作，导致包的处理不及时，也就是会有延迟。就看客户的具体需求是什么。所以这种性能的问题的一个总结是：对于一个成型的产品，所做的性能测试，可能不只是要保证所声明的业务量，进行性能测试；有没有在内核层面的其他参数，也在控制着CPU的使用率和延迟的参数？
    多个处理器和多核处理器的区别
    热门推荐
    Kevin_YZLong的博客
    04-16 2万+
    最近遇到了一个让人很是疑惑的问题，然后写出来供大家解疑： 多个处理器&多核处理器？ 多个处理器：多个单核处理器，就是说电脑和处理器有多个，但是这个电脑的处理器是单核的； 多核处理器：单个多核处理器，也就是说电脑有一个处理器，但是这个处理器是多核的；         当然他们之间有这个很大的区别，对于这两个疑点，或许你一直是这么认为的（对于时间的执行效率有区别），但是更重要的
    内存延迟
    奋斗中拥有
    10-13 2436
    内存延迟：因何成为问题？延迟是指从提出请求到收到响应之间的延期；内存延迟是指等待对系统内存中存储数据的访问完成时引起的延期。根本问题在于处理器 （如英特尔®至强TM处理器） 的主频接近4 GHz， 而内存芯片速率仅为400  MHz （如DDR  3200内存） —时钟速度之比为10:1。因此，当处理器需要处于内存高速缓存之外的数据项时，每个周期必须等待10个时钟周期才能使内存芯片完成数据的提
    GPU多核CPU驱动的实时超分辨率与立体视图生成：云计算下的高性能并行计算
    云计算-基于GPU多核CPU平台下的并行计算在现代信息技术领域扮演着重要角色，特别是在实时超分辨率和立体视图生成方面。本文档探讨了如何利用这种高性能计算平台的优势来提升处理效率和图像质量。 首先，文章的背景...

    “相关推荐”对你有帮助么？

    • 非常没帮助
    • 没帮助
    • 一般
    • 有帮助
    • 非常有帮助
    提交
    评论
    添加红包

    请填写红包祝福语或标题

    个

    红包个数最小为10个

    元

    红包金额最低5元

    当前余额3.43元 前往充值 >
    需支付：10.00元
    成就一亿技术人!
    领取后你会自动成为博主和红包主的粉丝 规则
    hope_wisdom
    发出的红包

    打赏作者

    AthlonxpX86

    你的鼓励将是我创作的最大动力

    ¥1 ¥2 ¥4 ¥6 ¥10 ¥20
    扫码支付：¥1
    获取中
    扫码支付

    您的余额不足，请更换扫码支付或充值

    打赏作者

    实付元
    使用余额支付
    点击重新获取
    扫码支付
    钱包余额 0

    抵扣说明：

    1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
    2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

    余额充值