- 博客(1)
- 资源 (1)
- 收藏
- 关注
原创 Verilog同步FIFO的实现和验证
Verilog同步FIFO的实现和验证 文章目录**Verilog同步FIFO的实现和验证**功能描述:设计模块仿真模块行为仿真结果 功能描述: 实现对8位宽的memory的读写操作 用指针指示当前读数据和写数据的位置,根据读指针和写指针的相对位置可以判断空、满(逻辑见代码注释) 设计模块 module fifo(datain, rd, wr, rst, clk, dataout, full, empty); input [7:0] datain;//reg input rd, wr, rst, clk;/
2021-04-29 11:49:02 782
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人