CSDN323578725的博客

原创 基于STM32F407的模拟IIC

当第九个时钟脉冲为高电平，数据线保持低电平表示应答成功，数数据线保持低电平表示不应答。起始位过后，根据时钟线的电平来读写数据，当时钟线由低变高时，数据线电平或高或低，这时候都表示读数据，低电平读0，高电平读1。在时钟线SCL保持高电平期间，数据线SDA被释放，使得SDA返回高电平（即正跳变），称为IIC总线的停止信号。起始位过后，时钟线会重复生成高低电平脉冲信号，当时钟线（SCL）由低变高时表示读数据，时钟线由高边低时，数据线呈现下降沿或上升沿表示写数据，下降沿写0，上升沿写1。由高变低时表示写数据。