前面大概记录了下三星的这款Nand Flash的参数，现在来看看怎么去控制Nand Flash，还是用的TQ的板子。
1.首先要看的是Hw strap pin的设置
先上图，查看了板子电路图，TQ的板子上的设置：NCON0:GPG13:GPG14:GPG15=[0110].查表可知设置的具体参数是：
1.NAND flash memory selection(Normal / Advance)，Normal NAND flash(256Words/512Bytes page size, 3/4 address cycle)
2.NAND flash memory page capacitance selection，Page=512Bytes(NCON = 0)
3.NAND flash memory address cycle selection，4 address cycle(NCON = 0)
4.NAND flash memory bus width selection，8-bit bus width
2.Host端AC时序参数：
先看host端的可设置的参数有哪些，可以看出有以下几个：
a>TACLS: CLE，ALE的建立时间，以nWE的下降沿为参考。
b>TWRPH0:nWE信号的采样保持时间0
c>TWRPH1:nWE信号的采样后保持时间1
或许觉得上图不够详细完全不能体现出硬件AC参数的本质特性，那么我们可以看下面这张图，从图上我们不仅仅可以看出上面图中体现出来的建立时间，采样保持时间，以及采样后保持时间还有其他的一些细节值得我们去研究，具体体现在：
a>tCLED :CLE信号建立延迟
b>tWED：WE信号建立延迟
c>tWDS：从WE有效到DATA有效的建立时间
d>tWDH：从CLE信号无效到DATA信号无效的保持时间
e>tALED: ALE信号建立延迟时间
：
3.Device端的AC参数
我们从host端看到的只是我们的控制器能支持的时序要求，但是最终要如何设置还是由我们的device端开决定的，下面是我们 K9F2G08U0B的AC参数，仔细对比我们就能设置出我们需要的时序要求。
a>前面的文章《Cstyle的札记，R&D必读手册，第3篇Nand Flash》我们有写到过我们的时钟的设置，我们的HCK暂时是设置为100Mhz，也就是10ns的时钟周期，我们需要 使用这个时间来计算下面表格中的AC
时序的时钟周期数。
b>计算的时钟周期数如下红色框框，基本上那些<=1个时钟周期的我们可以忽略。
c>参照下面的时序我们设置,当然我们可以适当加大时钟周期，保持稳定，比如设置成：1:2：1
TACLS: 从图可以看出，从CLE有效到WE#无效时间是2个时钟周期，而WE#必须保持2个时钟周期，TACLS的时间是0个时钟周期（=tCLS-tWP =0）/NFCONF.TWRPH0 =0
TWRPH0:必须是>=2时钟周期,我们把它设置为2个时钟周期（=tWP）/NFCONF.TWRPH0 =1
TWRPH1:必须是>=1时钟周期,我们把它设置为1个时钟周期（=tCLH）/NFCONF.TWRPH1 =0
最后来上一张读出了Nand大小，擦除操作看起来也还ok的图，不过好像读写似乎还不太对。
从图上看出我们读到的设备的ID信息都是和spc符合的：
Internal Chip Number：1
Cell Type：2 Level Cell（single cell）
Number of Simultaneously Programmed Pages：2 plants
Interleave Program Between multiple chips：not support
Cache Program：Not Support
Serial Access Minimum：25ns
Organization：X8
Page Size(w/o redundant area ):2KB
Block Size (w/o redundant area )：128KB
Redundant Area Size ( byte/512byte)：16 （16x4=64 /page）
Plane Size(w/o redundant Area):1Gb
Plane Number:2
chip size: Plane Number x Plane Size =2Gb
PS.In the software mode, you have to check the RnB status input pin by using polling or interrupt.
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
