CTjiguang的博客

原创 50%占空比任意分频器verilog实现方法与其SGDC约束

概述： 我们都知道，时钟和复位在IC设计中是非常重要的。有时候需要对时钟进行一些逻辑变化后再作时钟使用（注意时钟最好不要作为除时钟之外的任何信号使用），这些逻辑有的可以做低功耗，有的可以做DFT中的OCC。像是拔牙操作一类的分频我们今天不讨论。今天讨论的任意分频器在许多的数字IC设计与FPGA面试笔试题中都有考察，所以在实(tou)现(xue)了以后做本次学习记录，供大家参考。1. 先入为主 我们来宏观的看本次分频器的内容，会比较容易理解。关键功能点的电路如图1所示：...