Cache的地址结构，tag到底与Cache什么关系，Cache容量与总容量，Cache行长，Cache字地址？

已于 2023-09-26 13:28:20 修改
阅读量1.2w 收藏 305
点赞数 64
分类专栏： 计算机组成原理 文章标签： windows
于 2023-03-21 18:04:38 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Cbelieveyouself/article/details/129691552
版权
文章探讨了Cache在计算机系统中的位置，详细阐述了在进程调度时如何加载内存信息到Cache。接着，介绍了Cache的三种映射方式——直接映射、全相联映射和组相联映射，以及它们的特点。此外，还讨论了标记项中的Tag位和其他位的重要性，并解析了Cache的容量、行长、字地址位数和Cache行位数等关键参数。
摘要由CSDN通过智能技术生成

目录.Cache映射的问题

一.Cache的宏观位置

程序中给出的是虚拟地址/逻辑地址，只有通过某种映射关系找到对应的物理地址才可以访问主存中内容。
在这里插入图片描述

二.当进程被调度时候，如何加载上述 一 中，图中的信息的。

在这里插入图片描述

三.Cache的三种映射

1.直接映射

特点：主存只能装入Cache中唯一位置。
注：这里就不在放图，以及映射优缺点等很明显的问题。在这里插入图片描述

2.全相联映射

在这里插入图片描述

3.组相联映射

在这里插入图片描述

4.总结三种映射

在这里插入图片描述

四.关于标记项中的其它位。

在这里插入图片描述

五.关于标记项中的tag位。

在这里插入图片描述

六.Cache的容量，总容量，行长，字地址位数，cache行位数。

在这里插入图片描述

源梦想
关注
  • 64
    点赞
  • 踩
  • 305
    收藏
    觉得还不错? 一键收藏
  • 17
    评论
专栏目录
知识点12：cache TAG里都有什么?
baron-周贺贺-代码改变世界ctw
10-05 380
我们知道在cacheline是由： TAG + DATA + valid bit + dirty bit组成的。DATA一般都是64bytes。那么TAG 是什么呢？TAG里都有什么呢？我们以cortex-X4为例。
[计算机组成原理] Cache 行长一般指 Cache 行中的数据部分的长度，Cache 容量一般指 Cache 数据部分的容量
PriceCheap的博客
07-11 1万+
这两个做法都需要默认 Cache 行长一般指 Cache 行中的数据部分的长度，Cache 容量一般指 Cache 数据部分的容量 之前是我想错了，什么不能算出来标记部分……我可能脑子瓦特了 那么这个容量的计算为什么不是 Cache 总容量 = 行数×行长 = 行数×(可能存在的脏位位数+有效位位数+标记部分位数+数据部分位数) 呢……我也不知道，就很神奇...
计组——彻底搞懂cache主存映射以及cache容量的计算
热门推荐
vavid的专栏
12-10 8万+
cache主存映射一、三种映射方式1. 全相联映射2. 直接映射3. 组相联映射二、cache容量计算1. 先计算cache行标记项位数2. 再计算cache块位数3. 最后计算cache总容量三、cache写策略1. 写命中：（1）全写法 Write Through（2）写回法 Write Back2. 写不命中（1）写分配法 Write Allocate（2）非写分配法 Not Write Allocate 一、三种映射方式 假设计算机主存大小256MB，按字节编址，数据cache有8行，行长64B。主
让你轻松搞懂Cache（高度缓存存储器）：计算机组成原理超详解
最新发布
2301_80064376的博客
06-29 4763
Cache是一种位于CPU和主存之间的小容量、高速度的存储器。其主要作用是弥补CPU与主存之间的速度差异，从而提高系统整体性能。原因：CPU主频提升会带动系统性能的改善，但内存存取速度较低会导致CPU等待，降低处理速度，浪费CPU能力。解决方法：在慢速的DRAM和快速的CPU之间插入一至多级的速度较快、容量较小的SRAM起到缓冲作用，使CPU能够快速存取主存中的数据，而不使系统成本上升过高，这就是Cache的作用。地址映射。
【计算机组成原理】cache和主存地址和cache的总位数
m0_60048127的博客
06-01 1万+
cache地址——根据cache地址映射方式的不同而不同全相联映射：Cache块号 + 块内地址(offset)直接映射：Cache块号 + 块内地址组相联映射：组号 + 块号 + 块内地址主存地址——根据地址映射方式不同而不同全相联映射：主存块地址（Tag） + 字（offset）——可以看做是二维的直接映射：Tag + 行索引/区内偏移（Index）+ offset——可看做三维组相联映射：Tag + 组索引/组内偏移（Index）+ offset——可看做三维标记项：有效位（Validate）+脏位（
cache基础解析
weixin_55953651的博客
10-10 3496
cache 是一个放置在处理器和主存之间的小容量高速存储器阵列。它是一个存储部分最近访问的主存内容的缓冲。相比于系统存储器，处理器在可能的情况下更优先使用cache存储器，以改善系统的平均性能。写缓冲器是一个位于处理器内核与主存之间的非常小的先进先出(FIFO)存储器，它可以把处理器内核与cache存储器从低速的主存写操作中解脱出来。局部性原理说明，程序在执行过程中会频繁运行小范围的循环代码，而这些代码会对数据存储器中的局部数据反复访问。它解释了为什么使用带cache的内核后，系统的平均性能会显著改善。
关于Cache容量的一些概念和计算
m0_74105867的博客
12-27 2575
关于Cache的一些个人模糊概念梳理
【Cache篇】初见Cache
Muggle的博客
04-30 4693
🌟🌟🌟博主主页：MuggleZero🌟🌟🌟 ​ cache的技术背景 在最初开发ARM架构时，处理器的时钟速度和内存的访问速度大致相同。今天的处理器内核要复杂得多，其时钟速度可以快上几个数量级。但是，外部总线和内存设备的频率并没有扩大到同样的程度。有可能实现小块的片上SRAM，它可以以与内核相同的速度运行，但是与标准的DRAM块相比，这种RAM非常昂贵，因为后者的容量可以达到数千倍。在许多基于ARM处理器的系统中，访问外部存储...
[408] cache与主存的映射--地址结构
yiokio的博客
05-14 2757
与实际的存储的 (01) 二进制无关. 地址与存储的实际数据是两个不同的概念. 我们的映射规则是建立在地址上的.③ 同理 “块” 是一样的, 假设一个块的大小是。来说更像是为了方便而方便, 而在原地址上添加的.所以 “块地址” 又可以划分为 “标记位” 与 “所以 “块地址” 又可以划分为 “标记位” 与 “因为这两个"块"中存储的数据是一样的, 所以。的划分涉及到了 直接映射 的规则.地址在计算机存储中是观测不到的.的行号划分, 那么组号是一样的.块内地址的位数. 我们试着求一下。
cache相关概念及工作原理介绍
guoweilkd的博客
03-10 8194
cache相关概念及工作原理介绍 笔者这篇文章主要从使用者的角度介绍cache的相关概念和工作原理。 一. cache是什么，为什么要用它 关于cache是什么，为什么要用它。我们从这个表格说起。下图是典型的memory大小和访问时间 memory类型 典型大小 典型的访问时间(周期) 寄存器(r0-r15等) 128B 1 L1 cache 32KB 1~2 L2 cac...
Cache地址结构/Cache总位数
weixin_45604914的博客
11-15 1万+
Cache总位数或总容量=标记项的总位数+数据块的总位数 标记项=有效位+脏位（全写法没有脏位，写回法有脏位）+替换控制位（有替换算法时）+标记位（与主存的高位相同） 这里我一直搞混的一点是把标记项当作地址结构中的一部分，所以不明白为什么算Cache总位数时不把块内地址的位置算进去，今天才明白！Cache地址是用来找到我们要找到的Cache行，怎么能算在Canche容量里呢，这里给出三种映射方式下Cache的地址结构： 全相联映射：Cache块号+块内地址 直接映射：Cache块号+块内地址 组相连映射：组
单片机与DSP中的32位DSP两级cache的结构设计
11-16
结合高性能低功耗DSP cache设计这个项目，对两级cache的结构和算法做了探讨。 　2 cache总体设计 　传统的存储器主要由Dram组成，它的工作速度较慢，cache存储器主要由SRAM组成。在DSP中，存储系统可分层设计，将...
计算机体系与结构 直接相联映射全相联映射组相联映射 Cache映射机制与逻辑实现 计算机机体系与结构课程设计
05-31
cache的硬件组成通常为SROM，容量通常为主存的1/2的若干次方倍。存储机制,取存时，通过特定的算法，将指定的块区全部移到cache中，取存时，若主存区号与cache相同，则命中；否则，则不命中，通过算法决定是否更新...
单片机与DSP中的怎样使用DSP的cache
11-18
总的来说，理解并有效地利用Cache对于提升单片机和DSP系统的性能至关重要。开发人员需要熟悉Cache的工作原理，掌握配置技巧，以及通过编程实践来优化数据访问，以充分发挥Cache的潜力，减少对外部存储器的依赖，从而...
【计算机体系结构实验】Cache性能分析实验报告
01-14
实验旨在通过实际操作加深对Cache基本概念、结构和工作原理的理解，并掌握影响Cache性能的因素，如容量、相联度、块大小等。此外，实验还涉及降低Cache不命中率的策略，包括使用不同的替换算法，如随机法（RAND）、...
计算机体系结构cache模拟器实验报告
12-13
在整体分析部分，学生需要对 Cache 模拟器的性能进行评估和分析，了解三种映射方式对 Cache 效率的影响，block 块大小与 Cache 容量对 Cache 效率的影响，以及 Cache 容量与相连度对 Cache 效率的影响等。...
408 计算机组成原理-Cache
Christian_h1的博客
07-10 3156
****一、Cache的组成 1、Cache存储体：存放由主存调入的指令与数据块。 2、地址转换部件：建立目录表以实现主存地址到缓存地址的转换。 3、替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。二、Cache与主存的映射方式 1、全相联映射（随机选择位置存放） 2、直接映射（固定位置存放） 3、组相联映射（组号固定，组内采用全相联映射方式）三、Cache中的替换算法 1、随机算法 2、先进先出算法（FIFO） 3、近期最少使用算法（LRU） 平均命中率最高 4、最不经常使用算法四、C
[计算机组成原理，Cache总容量的计算方法]假设主存地址位数是32位，按字节编址，贮存和Cache采用全相联映射的方式，主存块大小为1个字，每字32位，采用回写法和随机替换的策略，则能存放32K字数
getture的博客
09-16 7913
下面几道题涉及到直接映射、组相联映射、全相联映射 将通过下面几道题的讲解，彻底教会Cache总容量的求法 一、概念了解 1.1 首先，我们需要知道有关Cache的一些概念 Cache为高速缓冲存储器，其工作的方式是，当主存中有内容需要执行时，将其内容复制到cache中，能够加快运行。 有简单学习过这部分内容的同学肯定知道， 一个主存块对应一个Cache行 以及 一个主存块的大小与一个Cache行的大小相等， 1.2 那么怎么让主存块对应Cache行呢？（Ｃache与主存的映射方式） 1.2.1 在这里
关于Cache容量的问题
m0_61202690的博客
06-19 3354
在国内教材中认为Cache中的每一行与主存中的每一块是一样大的，事实上这是不准确的，因为如果一样大，那Cache中的标记位应该是占有哪里的容量呢？ 在《CS:APP》中说到： “The size (or capacity) of a cache, C, is stated in terms of the aggregate size of all the blocks. The tag bits and valid bit are not included.” Cache的大小（容量），是所有行.
简述Cache命中率与块大小以及增加Cache容量的关系。
06-08
缓存命中率是指在缓存中查找数据时，所找到的数据与所需数据的比率。缓存块大小是指缓存中每个数据块的大小。增加缓存容量是指增加缓存中数据块的数量。 缓存命中率与块大小之间存在一个复杂的关系。如果缓存块大小较小，则缓存可以存储更多的数据块，但是在缓存中查找数据时，需要比较更多的标记位，从而导致缓存命中率降低。相反，如果缓存块大小较大，则缓存命中率会提高，因为更多的数据被存储在缓存中，但是缓存的存储容量会减少，而且在缓存中查找数据时需要访问更多的字节。 增加缓存容量通常会提高缓存命中率。因为增加缓存容量意味着缓存可以存储更多的数据块，从而减少了数据被替换的机会。此外，增加缓存容量还可以提高并发性，因为可以在缓存中存储更多的数据，从而减少了对内存的访问次数。但是增加缓存容量也会增加成本，并且在一定程度上会增加缓存访问的延迟。
评论 17
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值