- 博客(2)
- 收藏
- 关注
原创 Vivado 布局布线约束之pblock
对于某些特殊的FPGA工程,可能会存在部分对于布局布线有较为精确要求的模块。此时,将这些逻辑约束在FPGA的特定位置上是一个较好的解决方案。
2022-06-02 16:25:43 4717
原创 Vivado 2020.1 仿真时卡在executing simulate step
最近使用vivado 2020.1自带的仿真工具进行仿真时,发现软件会卡在“executing simulate step”的步骤,并且此时系统无法进行其他工作(例如打开matlab,甚至是Edge浏览器)。与此同时,能够正常地编译工程,生成bit流文件。已经尝试的网络上推荐的方法包括:重装Vivado;删除appdata/local/temp 中的相关文件;清理磁盘空间;直接打开xpr文件而非使用Vivado打开。以上方法均告失败。尝试重新建立一个工程的方法,此时可以在仿真时打开别的软件(不排
2022-05-16 16:00:26 3592 18
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人