FPGA - 231116 - 第四章 - 硬件描述语言Verilog HDL

• TAG - $FPGA、Verilog$

---

• // – 4.1 – //
• 系统级、算法级、RTL级、门级、开关级
• //
• 三人表决电路

module Vote3(
	input a,b,c,
	output f
);

assign f = (a&b) | (a&c) | (b&c) ;

endmodule 

• 4位二进制加法器

module Add_4bin(
	input cin,
	input [3:0] a,b,
	output cout,
	output [3:0] c