UVM验证平台用例卡死的一个可能原因-clockingblock

这是一个我在工作中遇到的问题,简单记录一下解决方法,方便以后回顾,或者能够帮助到陷入相同困境的同学。

 首先看一下interface部分的代码,可以更直观的看到cb和clk分别是什么位置:

interface stream_if(input bit clk, input bit rst_n);

    ...

    clocking cb @(posedge clk);

        ...

    endclocking

endinterface

简单来说就是在driver中发送激励时,使用了固定次数的循环,其中需要添加时钟保证发送的激励和rtl的时钟可以对上。比如语句:

@vif.cb;

又或者:

@vif.clk;

这两者都能帮助driver与rtl或者说interface进行同步,但是又有不同,cb(clocking block)仅会由上沿触发(或者说根据这个clocking block的敏感列表),而clk的双沿均会触发,错误地使用它们会使激励的发送节奏过快/过慢,导致循环不能正确结束,卡住整个用例的进程。

如果使用了循环,又出现了用例卡死,不妨检查一下clocking block的相关代码~

  • 5
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值