数字逻辑-头歌实训作业-加法器设计（Logisim）

已于 2023-12-25 10:09:34 修改
阅读量3.9k 收藏 50
点赞数 9
分类专栏： 数字逻辑 文章标签： 硬件工程
于 2022-09-25 22:15:55 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FA20021214/article/details/127031680
版权

准备工作

首先要下载Logisim，我开始使用是真的痛苦，老师也不讲
中文版下载，使用码云下载地址
把那两个logisim-ita-cn-20200118.exe，logisim-ita-cn-20200118.jar下载行了，下了这两个好像就不需要安装java了。
还要保证要安装java8运行环境，java8下载，这样可以运行Logisim

题目-加法器设计（Logisim）

第1关：半加器设计

在这里插入图片描述

第2关：全加器设计

在这里插入图片描述

第3关：行波进位加法器设计

在这里插入图片描述

第4关：1位十进制加法器设计

在这里插入图片描述

文件

代码文件下载
也不知道写啥

朽木勿雕
关注
  • 9
    点赞
  • 踩
  • 50
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
数字逻辑---头歌实训作业---加法器设计（Logisim）
weixin_52333648的博客
01-08 1万+
数字逻辑---头歌实训作业---加法器设计（Logisim）---第1关：半加器设计、第2关：全加器设计、第3关：行波进位加法器设计、第4关：1位十进制加法器设计
十进制加法器的设计
07-24
EDA课程设计，设计了一个十进制加法器，内容包括加法器的原理，电路原理图以及仿真结果图
头歌实践教学平台《计算机原理》实训作业（数字逻辑---交通灯系统设计(HUST））
12-19
数字逻辑---交通灯系统设计(HUST），全部12个关卡的答案，绝对正确，麻烦下载后感觉好的家人们给个好评。另外博主还有这个课程其他两个关卡的答案，若有需要可自行下载，保证绝对正确。有任何问题都可以私信我，随时为你解答。之前第一关有些问题，现已改正，有需要第一关的私信给我。
使用logisim出现this application requires a java Runtime Environment 1.5.0 问题解决方案
最新发布
qq_66007846的博客
04-29 644
已经安装了java1.5.0版本以上的JDK，依旧会出现该问题，且查看了JDK中java运行时环境也已经存在了。那么出现此问题的原因就是因为未在注册表里面配置对应的java运行时环境，总而言之一句话，注册表信息缺失。
vhdl_用 VHDL 的行为描述方式设计 1 位 BCD 码加法器.
xuchaoxin1375的博客
11-29 3375
元件例化法和行为描述法: LIBRARY ieee; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY BCDadder_xuchaoxin IS PORT (--基于四位全加器的8421BCD码全加器 AA, BB : IN STD_LOGIC_VECTOR(3 DOWNTO 0); CIN : IN STD_LOGIC; SS : OUT STD_LOGIC_VECTOR(3 DOWNTO 0
2021数字电路课程设计 一位十进制数加减法运算电路
qq_45572675的博客
06-21 8736
设计任务： 用集成芯片设计一位十进制数加减法运算电路，具体要求如下： (1)能实现一位十进制数的加法运算，最大值为9+9=18。 (2)能实现一位十进制数的减法运算，最小值为0-9=-9。 (3)能显示输入数值以及计算结果。 multisim仿真电路图 ...
Logisim入门实验 1位加减法器 4位加减法器 用加法器实现32位加减法器
热门推荐
hanmo22357的博客
04-29 1万+
1.在Logisim上设计一个1位的全加器FA； ①首先进行逻辑功能分析：全加器应该有三个输入端口：两个输入端口表示加法的两个运算数，另一个输入端口表示来自低位的进位；同时还有两个输出端口：一个输出端口表示加法运算的结果，另一个输出端口表示向高位的进位。 ②在逻辑功能分析的基础上列出下面的真值表，其中A和B表示两个加数，CI表示来自低位的进位，S表示运算结果，CO表示向高位的进位。 ③根据上面列出的真值表得到组合逻辑表达式如下： S=A’B’CI+A’BCI’+AB’CI’+ABCI； CO=A’BCI+
educoder数字逻辑实训：加法器设计（Logisim）
qq_52209002的博客
12-28 5235
第1关：半加器设计 任务描述 本关任务：利用在Logisim中的“组合逻辑分析”工具自动生成半加器电路。 第2关：全加器设计 任务描述 本关任务：请根据教材中的全加器原理图在Logisim中手工绘制全加器电路。 第3关：行波进位加法器设计 任务描述 本关任务：在Logisim中，利用上一关设计的全加器FA级联设计一个4位的行波进位加法器。 第4关：1位十进制加法器设计 任务描述 本关任务：在Logisim中，利用上一关的4位加法器来设计一个1位十进制数（8.
计算机组成原理-头哥实验答案-logisim：加法器，运算器，寄存器
05-26
压缩包里有 1，四位快速运算器 2，八位快速运算器 3，十六位快速运算器 4，三十二位快速运算器 5，MIPS运算器设计 6，MIPS寄存器设计 7，原码一位乘法器
加法器设计（Logisim）头歌
05-04
本实训帮助同学们理解并掌握加法器的设计方法，包括半加器、全加器、行波进位加法器和1位十进制（8421BCD码）加法器。 第1关半加器设计 第2关全加器设计 第3关行波进位加法器设计 第4关1位十进制加法器设计
头歌educoder计算机组成与结构实训作业运算器设计(HUST)
12-19
头歌educoder计算机组成与结构实训作业运算器设计(HUST)解答，包括第1关：8位可控加减法电路设计，第2关：CLA182四位先行进位电路设计，第3关：4位快速加法器设计，第4关：16位快速加法器设计，第5关：32位快速加法...
头歌教学实践平台计算机组成原理实验题答案.zip
12-26
适用于头歌教学实践平台计算机组成原理的各个实验； 主要包括：运算器设计、存储器设计、单总线CPU设计（定长指令）、单总线CPU设计（变长指令）、单总线CPU设计（现代时序）。
华中科技大学 logisim入门实验电路图 头歌满分通过
05-17
LED计数电路，5输入编码器，数码管驱动，2路选择器，4位无符号比较器，16位无符号比较器，4位并行加载寄存器，16位并行加载寄存器，4位BCD计数器，码表计数器，码表显示驱动，码表控制器，运动码表
十进制加法器
02-03
十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。　　n位BCD码行波式进位加法器的一般结构如图2.3(a)所示,它由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b)。图2.3　十进制加法器　　在十进制运算时,当相加二数之和大于9时,便产生进位。可是用BCD码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用BCD码后,在二数相加的和数小于等于9时,十进制运算的结果是正确
头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版
05-16
头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版都有，circ文件直接用logisim打开就可以。 第1关 8位可控加减法电路设计 第2关 CLA182四位先行进位电路设计 第3关 4位快速加法器设计 第4关 16位快速加法器设计 第5关 32位快速加法器设计 第6关 5位无符号阵列乘法器设计 第7关 6位有符号补码阵列乘法器 第8关 乘法流水线设计 第9关 原码一位乘法器设计 第10关 补码一位乘法器设计 第11关 MIPS运算器设计
计算机数据表示实验(HUST) 头歌平台前五关满分data.circ
04-13
计算机数据表示实验(HUST) 头歌平台前五关满分 代码包含： 汉字国标码转区位码实验 汉字机内码获取实验 偶校验编码设计 偶校验解码电路设计 16位海明编码电路设计
头哥-计算机组成原理实验实验一-logisim：4位快速加法器
05-26
头哥-计算机组成原理实验实验一-logisim：4位快速加法器，circ文件，可以用logisim打开，也可用记事本打开。
数字逻辑课设加法器设计.zip
07-16
这里是WUST数字逻辑课设的一道题目，内容是设计三位十进制加法器和八位二进制加法器，都需要用数码管显示，用的是老师给的isis，wust的学生可以直接拿来用，免费的，其中八位二进制加法器的用法需要看我的另一篇讲解...
头歌（educoder）实训作业题目及答案分享 ——1-3 Java入门 - 运算符和表达式
weixin_46468815的博客
04-02 1万+
新鲜出炉的Java实训训练题，题目要求结合解析与答案，点进来看看，动手敲一敲，一起快速入门Java吧！
数字逻辑中用logisim设计数字时钟
06-26
为了设计数字时钟，首先需要掌握数字逻辑的基础知识，如数字与非门、加法器、时序电路等。 在使用logisim设计数字时钟时，需要首先设置时钟的基本结构。数字时钟一般由秒、分和小时三部分组成，每一部分需要分别...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值