TES601 是一款基于 FPGA 与 DSP 协同处理架构的双目交汇视觉图像处理系统平台,该平台采用 1 片 TI 的KeyStone 系列多核浮点/定点 DSP TMS320C6678 作为核心处理单元,来完成视觉图像处理算法,采用 1 片 Xilinx 的 Kintex-7 系列 FPGA XC7K325T 作为视频协处理单元,来完成视频图像的编解码、缓存以及预处理。该系统能够适应不同形式的视频格式输入和不同形式的视频格式输出,可实现基于双目交汇的目标测量、跟踪与识别,一般用于机载或车载设备。
实物图
功能框图
性能参数
FPGA+多核 DSP 协同处理架构;
视频图像接口性能:
1 路 CameraLink Base 数字视频输入;
1 路 PAL 制模拟复合视频输入,分辨率 720x576,25 帧/秒;
1 路 PAL 制原始视频输出,分辨率 720x576,25 帧/秒;
1 路 PAL 制处理后视频输出,分辨率 720x576,25 帧/秒;
1 路 HD-SDI 高清数字视频输入,分辨率 1920x1080@30p;
1 路 HD-S