Verilog学习日志（2021.8.25）

2021.8.25

1.刷HDLbits

（122）给你一个状态转换表，要你通过RTL代码把三段式里面的状态转换逻辑和输出逻辑写出来，简单。

（123）这个one-hot FSM是啥..

（124）给定状态转换表写一个带有四个状态一个输出一个输入的有限状态机，它有异步复位端。

（125）把上题的异步复位端换成同步复位端。

（126）设计一个控制出水的逻辑。有3个感应器，不同的情况控制不同的注水程度。这题题目好长懒得看。