- 博客(2)
- 资源 (5)
- 收藏
- 关注
原创 DDR3基本的读写测试,适用于verilog语言学习
近期学习使用Verilog编写DDR3接口的读写测试,在编写过程中遇到许多问题,最终还是功夫不负,实现了DDR3数据写入和数据读取功能。同时在问题排查过程中,也学习到了很多新的东西。 现在将我编写DDR3读写测试过程和大家一起分享,感谢我的朋友们对我的指点和帮住。本例中只讲解如何添加IP核,实现DDR3数据的读写功能。因作者水平有限,文档中难免会有疏漏之处,欢迎读者批评指正。1:使用器件a):FPGA器件型号:xc7vx485tffg1761-2;...
2021-08-19 22:31:29
9495
16
ddr3_all_address_test.zip
前面学习了使用Vivado自带的DDR3示例工程进行DDR3读写测试,利用这个工程又按照应用层和接口层进行了拆分,相对于之前的示例工程来说,有一些难度,经过仿真调试后,也实现了读写测试。后面找到一块电路板,上面有一片FPGA芯片和2片DDR3,准备对DDR3进行全地址测试。
本文就对如何实现电路板上DDR3测试进行讲解,电路板资源可以根据自己手上的资源进行FPGA型号,DDR3型号进行调整,DDR3管脚信号等根据自己手上资源进行匹配。
在此感谢我的朋友们对我的指点和帮助。因作者水平有限,工程中和文档中难免会有疏漏之处,欢迎读者批评指正。
2021-08-29
DDR3 MIG IP核DDR3读写测试解决方案
近期学习使用Verilog编写DDR3接口的读写测试,在编写过程中遇到许多问题,最终还是功夫不负,实现了DDR3数据写入和数据读取功能。这是完整的工程文件,可以直接进行仿真测试。
2021-08-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人