gzxgyzbb
码龄1年
0
被访问
暂无
原创
暂无
排名
103
粉丝
关注
提问
私信
加入CSDN时间：
2021-03-14
博客简介：
GZXGYZ的博客
查看详细资料
个人成就
获得
0
次点赞
内容获得
0
次评论
获得
740
次收藏
成就勋章
兴趣领域
设置
嵌入式
单片机
嵌入式硬件
硬件开发
硬件工程
驱动开发
fpga开发
dsp开发
arm开发
精益工程
射频工程
硬件架构
pcb工艺
最近
文章
资源
问答
帖子
视频
课程
关注/订阅/互动
收藏
搜TA的内容
搜索
取消
RTD2556 VGA+HDMI+DP转EDP 硬件设计PDF原理图+PADS PCB文件+手册文档及驱动源码.zip
NXP i.MX8M Plus核心板(6层)+开发底板(8层) Cadence设计硬件原理图+PCB文件.zip
串行加法器4位全加器 FPGA设计Verilog逻辑源码Quartus工程文件.zip
半整数分频1.5小数分频的功能 FPGA设计Verilog逻辑源码Quartus工程文件.zip
8线-3线编码器 优先编码器+八选一数据选择器 FPGA设计Verilog逻辑源码Quartus工程文件.zip
同步24进制计数器FPGA设计Verilog逻辑源码Quartus工程文件.zip
模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件.zip
同步4位可逆计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件.zip
占空比1：4的5分频奇数分频Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件.zip
占空比1：1的2、4、8分频 偶数分频Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件.zip
无置数端+有置数端可变模计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件.zip
同步十位减法计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件.zip
Cyclone4E FPGA设计5位串入并出移位寄存器Verilog逻辑源码Quartus工程文件.zip
Cyclone4E FPGA设计4位串入串出移位寄存器Verilog逻辑源码Quartus工程文件.zip
Cyclone4E FPGA设计4位并入串出移位寄存器Verilog逻辑源码Quartus工程文件.zip
按键计数将结果通过8段数码管显示FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip
UART串口通信_FPGA和上位机通信实验FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip
LCD1602显示屏显示字符实验FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip
PWM波实验FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip
FPGA控制AD芯片TLC549采集模拟信号并通过UART输出的Verilog逻辑源码Quartus工程文件.zip
加载更多
关注
