- 博客(2)
- 收藏
- 关注
RSS订阅原创 VIVADO2018.3配置Modesim进行仿真（编译库出现empty），导致某些IP核无法进行仿真
注意版本对应，Vivado2018.3对应的是Modesim10.6c，将modesim重新下，只有对应版本才能正确编译vivado的ip核。
2024-05-16 12:38:31
287
原创 利用Vivado的DDS Complier IP核和tlv5618实现信号的输出（计算理论上硬件能支持输出最大频率的正弦波）
当我利用ROM存储正弦波的值实现每当我用DAC输出完上一个值的时候，利用地址加一输出下一个ROM的值，这种情况理论上我的DA（tlv5618）输出频率为1.25M，即：同样，当时利用DDS产生的不同频率不同相位的波形，我仿真了不少的信号调制，都发现没有问题，而当我直接把DDS的输出放到我的DA的输入端口，一番调试，发现DA的转换速度远远慢于DDS数据的生成速度，这就导致我DA实际输出的值不是我想输出的。
2024-04-09 23:16:42
551
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人