2024 微处理器与嵌入式系统设计(电子科技大学)

最新推荐文章于 2024-05-19 17:29:19 发布

爱吃番茄的闲鱼能翻身

最新推荐文章于 2024-05-19 17:29:19 发布

阅读量589

点赞数 12

分类专栏：答案存储文章标签：计算机网络

本文链接：https://blog.csdn.net/HTTbluebowl/article/details/138319799

版权

答案存储专栏收录该内容

2 篇文章 0 订阅

订阅专栏

第一章计算机系统的结构组成与工作原理第一章测验

1、问题:下列不属于冯·诺依曼体系结构定义的计算机硬件组成部分的是（）。
选项：
A:运算器
B:控制器
C:Cache
D:存储器
E:输入设备
F:输出设备
答案: 【Cache】

2、问题:计算机的软硬件分层模型中，包括1指令系统，2数字逻辑电路，3操作系统，4MOS管，5应用软件等，从低往上的层次排列顺序是（）。
选项：
A:14235
B:42135
C:12345
D:24135
E:24315
答案: 【42135】

3、问题:下列属于计算机系统硬件的是（）。
选项：
A:编译工具
B:异常事件处理电路
C:输入/输设备驱动
D:操作系统
E:输入/输出设备
F:APP
G:内存条
答案: 【异常事件处理电路;
输入/输出设备;
内存条】

4、问题:以下被公认为计算机基本体系架构的是（）。
选项：
A:冯.诺依曼计算机
B:个人计算机
C:INTEL的X86系列计算机
D:STM32系列单片机
E:TI公司的DSP系列
答案: 【冯.诺依曼计算机】

5、问题:下列部件属于计算机外设的是（）。
选项：
A:处理器
B:主板
C:内存条
D:硬盘
E:U盘
答案: 【硬盘;
U盘】

6、问题:计算机的工作归根结底是在（）部件的作用下进行的。
选项：
A:控制器
B:运算器
C:存储器
D:按键
答案: 【控制器】

7、问题:微处理器中，控制器的主要任务是实现（）。
选项：
A:数据的存储
B:数据的运算
C:奇/偶校验位的生成
D:指令的译码
E:数据的搬移
F:指令的存储
答案: 【指令的译码】

8、问题:处理器芯片能够直接理解并执行的是（）。
选项：
A:C语言源程序
B:汇编语言源程序
C:Python语言源程序
D:机器语言源程序
E:操作系统命令
答案: 【机器语言源程序】

9、问题:微处理器执行指令的过程包括1生成程序指针，2读存储器中的指令，3送出存储器单元的地址，4存储器的地址译码，5输出指令执行所需的控制信号，6指令译码等。指令执行的过程应该是（）。
选项：
A:123456
B:134265
C:132456
D:134256
E:123465
F:145236
答案: 【134265】

10、问题:和冯·诺依曼结构相比，哈佛结构最本质的特点是（）。
选项：
A:增加了存储器容量
B:增加了一套独立的存储器及相关操作总线
C:提高了处理器的频率
D:增加了指令的数目
E:指令存储和数据存储分开，使用两套独立总线访问
F:计算机内部信息表示不必使用二进制
G:程序无需存储在存储器中
H:存储器中的数据访问和指令读取必须串行进行
I:采用Cache技术来改变存储器访问的串行性
J:采用了流水线技术来改变指令执行的串行性
答案: 【增加了一套独立的存储器及相关操作总线;
指令存储和数据存储分开，使用两套独立总线访问】

11、问题:计算机系统的存储器按照所处位置不同，有1片内cache，2片外cache，3寄存器，4主存储器，5辅助存储器，按访问速度从高到低的顺序应该是（）。
选项：
A:31254
B:32145
C:31245
D:12345
答案: 【31245】

12、问题:相对于非流水线计算机，流水线计算机速度更快的根本原因是（）。
选项：
A:流水线计算机中有更多独立部件能够并行执行不同的功能
B:流水线计算机中采用了更宽的地址总线
C:流水线计算机中采用了更宽的数据总线
D:流水线计算机中每条指令都优化缩短了执行时间
E:流水线计算机的结构更简洁
F:流水线计算机中各段的部件能够并行工作
答案: 【流水线计算机中有更多独立部件能够并行执行不同的功能;
流水线计算机中各段的部件能够并行工作】

13、问题:按照Flynn分类法，以多核处理器芯片为基础的计算机架构不可能属于（）。
选项：
A:单指令单数据
B:单指令多数据
C:多指令多数据
D:以上都不对
答案: 【单指令单数据】

14、问题:根据Flynn分类法，传统的冯·诺依曼计算机对应的是（）结构。
选项：
A:SISD
B:SIMD
C:MIMD
D:MISD
答案: 【SISD】

15、问题:通常我们说的系列机指的是具有相同（）的计算机。
选项：
A:体系结构
B:组成原理
C:实现技术
D:操作系统
E:CPU芯片
F:总线架构
答案: 【体系结构】

16、问题:设某微处理器地址总线宽度为32位，则可推断其数据总线的宽度为（）。
选项：
A:32位
B:不低于32位
C:不高于32位
D:与地址总线没有必然联系
答案: 【与地址总线没有必然联系】

17、问题:下列属于超标量微处理器特点的是（）。
选项：
A:可完成任意字长的运算
B:数据传输速度很快，每个总线周期最高能传送 4 个 64 位数据
C:内部含多条指令流水线（部件）
D:一定属于CISC架构
E:一定属于RISC架构
F:内部可含有多条指令流水线和多个执行部件，CPI有可能小于1
G:芯片内部集成的晶体管数超过 100 万个，功耗很大
H:不仅能进行 32 位运算，也能进行 64 位运算
答案: 【内部含多条指令流水线（部件）;
内部可含有多条指令流水线和多个执行部件，CPI有可能小于1】

18、问题:计算机系统中的软、硬件在逻辑上具有等效性，提高硬件功能实现的比例将会（）。
选项：
A:提高执行速度
B:增加系统的灵活性
C:降低系统的硬件复杂度
D:降低成本
答案: 【提高执行速度】

19、问题:程序计数器PC是CPU内部的一种专用寄存器，其中存放的是（）。
选项：
A:数据
B:指令
C:下一条待取指令的存放地址
D:当前执行指令的存放地址

答案: 【下一条待取指令的存放地址】

20、问题:下面关于理想流水线的说法，不正确的是（）。
选项：
A:流水线由若干段组成
B:流水线每段的时间应尽量相等
C:流水线的段数越多越好
D:流水线吞吐率与最慢段的延迟有关
E:流过流水线的指令越多，流水线吞吐率越高
F:流水线深度一般就是指流水线段数
G:流水线最大加速比等于流水线段数
H:流过流水线的指令越多，流水线效率越高
答案: 【流水线的段数越多越好;
流过流水线的指令越多，流水线吞吐率越高】

21、问题:在完成相同运算任务的前提下，一般RISC处理器执行程序的速度优于CISC处理器的主要原因是（）。
选项：
A:RISC处理器的指令数较少
B:RISC指令执行所需的平均周期数较少
C:程序在RISC上编译的目标程序较短
D:RISC必须支持Load/Store类指令
E:RISC功能简单
F:RISC更易于使用流水线技术
答案: 【RISC指令执行所需的平均周期数较少;
RISC更易于使用流水线技术】

22、问题:以下所列提高微处理器系统性能的技术，说法不正确的是（）。
选项：
A:采用流水线结构后每条指令的执行时间明显缩短
B:增加Cache后CPU与存储系统交换数据的速度得到提高
C:提高主机时钟频率后加快了指令执行速度
D:虚拟存储技术使得用户可以使用超过实际物理内存的存储空间
E:采用流水线结构可以降低每条指令的延迟时间
答案: 【采用流水线结构后每条指令的执行时间明显缩短;
采用流水线结构可以降低每条指令的延迟时间】

23、问题:32位计算机通常是指（）。
选项：
A:数据总线的位数是32位
B:地址总线位数是32位
C:控制总线的位数是32位
D:CPU内部寄存器的个数是32个
答案: 【数据总线的位数是32位】

24、问题:单纯从理论出发，计算机的所有功能都可以交给硬件实现，也可以采用软硬件相结合来实现。完成同样的功能和任务，纯硬件实现的特点是( )。
选项：
A:速度快，灵活性适应性差
B:速度快，灵活性适应性好
C:速度慢，灵活性适应性好
D:速度慢，灵活性适应性差
答案: 【速度快，灵活性适应性差】

25、问题:关于冯·诺依曼计算机中指令流的流向，下述正确的是（）。
选项：
A:控制器到运算器
B:存储器到控制器
C:输入设备到输出设备
D:运算器到输出设备
E:输入设备到存储器
F:存储器到输出设备
答案: 【存储器到控制器】

26、问题:下列（）的宽度通常与CPU字长相同。
选项：
A:系统地址总线
B:系统控制总线
C:通用寄存器
D:系统数据总线
E:运算器
F:I/O接口
答案: 【通用寄存器;
系统数据总线;
运算器】

27、问题:MIPS通常用来描述计算机的运算速度，其含义是（）。
选项：
A:每秒处理百万个字符
B:每分钟处理百万个字符
C:每分钟执行百万条指令
D:每秒执行百万条指令
答案: 【每秒执行百万条指令】

28、问题:计算机系统中软硬件在逻辑上是等效的，提高软件功能实现的比例将会( )。
选项：
A:提高解题速度
B:提高系统灵活性
C:提高成本
D:减少所需存储容量
答案: 【提高系统灵活性】

29、问题:Cache技术和虚拟存储技术的相同点不包括（）。
选项：
A:均通过硬件技术实现
B:以访问局部性原理为基础
C:采用类似的调度策略
D:对用户均是透明的
答案: 【均通过硬件技术实现】

30、问题:下列关于冯·诺依曼体系结构的描述，不正确的是（）。
选项：
A:指令和数据都放在同一个存储器中
B:计算机由CPU、总线、存储器、输入设备和输出设备五部分组成
C:冯诺依曼体系结构的提出，奠定了现代计算机的体系结构理论
D:计算机按照存储程序的模式运行
答案: 【计算机由CPU、总线、存储器、输入设备和输出设备五部分组成】

31、问题:计算机体系结构的Flynn分类法中，目前尚无实际实现机型的是（）。
选项：
A:SISD
B:SIMD
C:MISD
D:MIMD
答案: 【MISD】

32、问题:设计超标量结构时，需要增设多个并行模块的流水线段应该是（）。
选项：
A:流水线的第一段
B:流水线的最后一段
C:执行时间最短的段
D:执行时间最长的段
答案: 【执行时间最长的段】

33、问题:计算机系统由硬件和软件两大部分构成，下列属于计算机系统硬件的是（）
选项：
A:编译工具
B:操作系统
C:设备驱动程序
D:输入/输出接口
答案: 【输入/输出接口】

34、问题:下列不属于冯.洛伊曼计算机组成部分的是
选项：
A:运算器
B:控制器
C:互联网
D:存储器
答案: 【互联网】

35、问题:关于RISC与CISC的叙述，下述错误的是
选项：
A:前者是精简指令集计算机，后者是复杂指令集计算机
B:前者的指令编码长度一致，后者的指令编码长度通常不一致
C:前者指令集的设计出发点是按“单条指令完成某一步骤或环节”，后者指令集的设计出发点是按“单条指令完成完整的操作功能”
D:前者的指令数目比后者多
答案: 【前者的指令数目比后者多】

36、问题:计算机的软硬件分层模型中，包括1指令系统，2数字逻辑电路，3操作系统，4MOS管，5应用软件等，从低往上的层次排列顺序是
选项：
A:14235
B:41253
C:42135
D:12345
答案: 【42135】

37、问题:下列属于计算机系统硬件的是
选项：
A:编译软件
B:异常事件处理电路
C:设备驱动程序
D:操作系统
答案: 【异常事件处理电路】

38、问题:被公认为计算机的基本体系架构的是
选项：
A:冯.洛伊曼计算机
B:个人计算机
C:INTEL的X86系列计算机
D:单片机
答案: 【冯.洛伊曼计算机】

39、问题:下列部件属于计算机外设的是
选项：
A:处理器
B:主板
C:内存条
D:硬盘
答案: 【硬盘】

40、问题:计算机的工作归根结底是在下列哪个部件的作用下进行的
选项：
A:控制器
B:运算器
C:存储器
D:按键
答案: 【控制器】

41、问题:处理器中的控制器可实现
选项：
A:数据的存储
B:加法运算
C:奇/偶校验位的生成
D:指令译码
答案: 【指令译码】

42、问题:指令由操作码和操作数组成，其中操作码的作用是
选项：
A:提供操作所需要的原始数据
B:定义了具体的操作功能
C:用于存放结果
D:定义执行速度
答案: 【定义了具体的操作功能】

43、问题:处理器芯片能够直接理解并执行的指令是
选项：
A:用C语言写的源程序
B:用汇编语言写的源程序
C:操作系统
D:机器指令
答案: 【机器指令】

44、问题:处理器执行指令的过程包括1生成程序指针，2读存储器中的指令，3送出存储器单元的地址，4存储器的地址译码，5控制器输出控制信号，6指令译码等。指令执行的过程应该是
选项：
A:123456
B:145236
C:134265
D:132456
答案: 【134265】

45、问题:哈佛结构计算机相比于冯.洛伊曼计算机的区别是
选项：
A:增加了存储器容量
B:增加了一套独立的存储器及相关操作总线
C:提高了处理器的频率
D:增加了指令的数目
答案: 【增加了一套独立的存储器及相关操作总线】

46、问题:计算机系统的存储器按照所处位置不同，有1片内cache，2片外cache，3寄存器，4主存储器，5辅助存储器，按访问速度从高到低的顺序应该是
选项：
A:12345
B:32145
C:31245
D:31254
答案: 【31245】

47、问题:采用流水线结构的计算机相比于没有流水线结构的计算机，速度更快的原因是
选项：
A:流水线结构中有更多独立部件能够并行执行不同的功能
B:流水线结构中采用了更宽的地址总线
C:流水线结构中采用了更宽的数据总线
D:流水线结构中每条指令都优化缩短了执行时间
答案: 【流水线结构中有更多独立部件能够并行执行不同的功能】

48、问题:按照FLYNN分类法，以多核处理器芯片为基础的计算机架构不可能属于
选项：
A:单指令单数据
B:单指令多数据
C:多指令多数据
D:以上都不对
答案: 【单指令单数据】

49、问题:在冯·诺依曼体系结构中并未定义的计算机硬件组成部分是（）。
选项：
A:运算器
B:控制器
C:Cache
D:存储器
E:输入设备
F:输出设备
G:总线
答案: 【Cache;
总线】

50、问题:在计算机的软硬件分层模型中，包括1指令系统、2数字逻辑电路、3操作系统、4MOS管、5应用软件等，从低往上的层次排列顺序是（）。
选项：
A:14235
B:42135
C:12345
D:24135
E:24315
F:41235
答案: 【42135】

51、问题:（）仍然被公认为是目前绝大多数商用计算机的基本体系架构。
选项：
A:冯.诺依曼架构
B:GPU（Graphic Processing Unit）架构
C:STM32单片机架构
D:TI公司的DSP架构
E:NPU（Neural network Processing Unit）架构
F:AI（Artificial Intelligence）处理器架构
答案: 【冯.诺依曼架构】

52、问题:下列部件属于计算机外设的是（）。
选项：
A:微处理器
B:主板
C:内存条
D:硬盘
E:U盘
F:网盘
G:键盘
答案: 【硬盘;
U盘;
网盘;
键盘】

53、问题:计算机的工作归根结底是在（）部件的协调下进行的。
选项：
A:控制器
B:运算器
C:存储器
D:按键
E:语音输入
答案: 【控制器】

54、问题:微处理器执行指令的过程包括1生成程序指针、2读出存储单元中存放的指令、3送出存储单元的地址、4存储单元地址译码、5输出指令执行所需的控制信号、6指令译码等。指令执行的过程应该是（）。
选项：
A:123456
B:134265
C:132456
D:134256
E:123465
F:145236
答案: 【134265】

55、问题:计算机系统的存储器按照所处位置不同，有1片内cache、2片外cache、3寄存器、4主存储器、5辅助存储器，按访问速度从高到低的顺序应该是（）。
选项：
A:31254
B:32145
C:31245
D:12345
E:21345
F:54231
答案: 【31245】

56、问题:按照Flynn分类法，以多核处理器芯片为基础的计算机架构不可能属于（）。
选项：
A:单指令单数据SISD
B:单指令多数据SIMD
C:多指令多数据MIMD
D:以上都不对
E:多指令单数据MISD
答案: 【单指令单数据SISD;
多指令单数据MISD】

57、问题:通常我们说的系列机指的是具有相同（）的计算机。
选项：
A:体系结构
B:组成原理
C:实现技术
D:操作系统
E:CPU芯片
F:总线架构
G:I/O接口
H:I/O设备
答案: 【体系结构】

58、问题:程序计数器PC是CPU内部的一种专用寄存器，其中存放的是（）。
选项：
A:数据
B:指令
C:下一条待取指令的存放地址
D:正在执行指令的存放地址
答案: 【下一条待取指令的存放地址】

59、问题:64位计算机中的“64”通常是指其（）。
选项：
A:系统数据总线的位宽是64
B:系统地址总线的位宽是64
C:系统控制总线的位宽是64
D:CPU内部寄存器的个数是64
E:CPU支持的机器指令条数是64的倍数
F:CPU核的个数是64
G:CPU内部流水线的级数是64
H:CPU的字长是64位
I:CPU内部一次处理数据的最大位数是64
J:CPU芯片上有64个数据引脚
K:CPU芯片上有64个地址引脚
L: CPU芯片内部数据通路宽度为64位
答案: 【CPU的字长是64位;
CPU内部一次处理数据的最大位数是64;
CPU芯片内部数据通路宽度为64位】

60、问题:关于冯·诺依曼计算机中指令流的流向，下述正确的是（）。
选项：
A:控制器到运算器
B:存储器到控制器
C:输入设备到输出设备
D:运算器到输出设备
E:存储器到输出设备
答案: 【存储器到控制器】

61、问题:通常情况下，计算机中（）的宽度通常与CPU字长相同。
选项：
A:系统地址总线
B:系统控制总线
C:通用寄存器
D:系统数据总线
E:运算器一次处理数据
F:I/O接口
答案: 【通用寄存器;
系统数据总线;
运算器一次处理数据】

62、问题:Cache技术和虚拟存储技术的相同点不包括（）。
选项：
A:均通过硬件技术实现
B:以访问局部性原理为基础
C:采用类似的调度策略
D:对用户均是透明的
E:主要目的均是为了提高计算机速度
答案: 【均通过硬件技术实现;
主要目的均是为了提高计算机速度】

63、问题:计算机体系结构的Flynn分类法中，目前尚无实际实现机型的是（）。
选项：
A:单指令单数据SISD
B:单指令多数据SIMD
C:多指令单数据MISD
D:多指令多数据MIMD
答案: 【多指令单数据MISD】

64、问题:关于RISC与CISC的叙述，错误的是（）。
选项：
A:前者指精简指令集计算机，后者是复杂指令集计算机
B:前者的指令编码长度通常一致，后者的指令编码长度通常不一致
C:前者支持的指令数目比后者少
D:前者支持的指令数目比后者多
E:前者一般更适合采用流水线结构
F:前者的运算类指令不能访问存储器，而后者的运算类指令一般可以访问存储器
G:前者为降低复杂度一般不使用流水线结构
答案: 【前者支持的指令数目比后者少;
前者支持的指令数目比后者多;
前者为降低复杂度一般不使用流水线结构】

65、问题:下面不属于计算机体系结构设计时考虑的因素是（）。
选项：
A:指令集内容
B:存储器编址方式
C:CPU主频
D:CPU芯片是否采用了5nm CMOS工艺
E:IO编址方式
F:指令寻址方式
G:CPU内部是否含有高速乘法器
答案: 【CPU主频;
CPU芯片是否采用了5nm CMOS工艺;
CPU内部是否含有高速乘法器】

66、问题:CPU内部指令流水级数增加是有一定限度的，为进一步提高CPU芯片性能还可以采用其它多种技术，但不包括下面的（）。
选项：
A:多线程技术
B:超长指令字技术
C:多核技术
D:超标量技术
答案: 【多线程技术】

67、问题:关于RISC与CISC的叙述，错误的是（）。
选项：
A:前者指精简指令集计算机，后者是复杂指令集计算机
B:前者的指令编码长度通常一致，后者的指令编码长度通常不一致
C:前者支持的指令数目比后者少
D:前者支持的指令数目比后者多
E:前者一般更适合采用流水线结构
F:前者的运算类指令不能访问存储器，而后者的运算类指令一般可以访问存储器
G:前者为降低复杂度一般不使用流水线结构
H:前者的寻址方式、指令格式相对更简单
答案: 【前者支持的指令数目比后者少;
前者支持的指令数目比后者多;
前者为降低复杂度一般不使用流水线结构】

68、问题:按照计算机体系结构的Flynn分类法，向量处理器（阵列处理器）一般应属于（）。
选项：
A:单指令流单数据流SISD
B:单指令流多数据流SIMD
C:多指令流多数据流MIMD
D:多指令流单数据流MISD
答案: 【单指令流多数据流SIMD】

69、问题:计算机系统中，可以作为底层硬件与上层应用软件之间的界面是（）。
选项：
A:编译程序
B:操作系统
C:微信小程序
D:解释程序
E:CPU的指令系统
F:CPU的微指令系统
答案: 【操作系统】

70、问题:计算机当前执行的程序段应存放在（）中。
选项：
A:硬盘
B:内存
C:寄存器
D:页表
答案: 【内存】

71、问题:冯·诺依曼型计算机的设计思想主要有（）：a程序存储，b二进制表示，c微程序，d局部性原理，e流水线
选项：
A:a，b
B:a，b，c
C:a，c，d，e
D:d，e
E:a，b，e
F:全部
答案: 【a，b】

第二章微处理器设计技术第二章测验

小提示:本节包含奇怪的同名章节内容

1、问题:CPU 内部用于存放将要执行指令代码的是（）。
选项：
A:PC 寄存器
B:ALU
C:指令寄存器
D:指令译码器
答案: 【指令寄存器】

2、问题:以下不属于CPU内部数据通路的是( )。
选项：
A:寄存器组
B:指令译码器
C:内总线
D:算术逻辑运算部件
E:指令寄存器
答案: 【指令译码器;
指令寄存器】

3、问题:指挥运算器进行运算的部件是（）。
选项：
A:累加器
B:控制器
C:程序计数器
D:指令寄存器
答案: 【控制器】

4、问题:程序计数器PC通常用于（         ）。
选项：
A:存放正在执行的指令地址
B:存放待取指的指令地址
C:计数指令数
D:存放操作数数值
答案: 【存放待取指的指令地址  】

5、问题:微处理器内部标志寄存器（或称为程序状态寄存器）的主要作用是（）。
选项：
A:决定程序是否发生跳转
B:纠正当前指令执行的结果
C:产生影响或控制某些后续指令所需的标志
D:决定CPU是否继续工作
E:用于判断当前指令是否正确执行
F:反映处理器的状态和ALU运算结果的某些特征
答案: 【产生影响或控制某些后续指令所需的标志 ;
反映处理器的状态和ALU运算结果的某些特征】

6、问题:计算机将要执行的程序段（包括代码和数据）应安排在（）部件中。
选项：
A:硬盘
B:内存
C:寄存器
D:端口
答案: 【内存】

7、问题:微程序控制器中，下列说法正确的是（）。
选项：
A:一条机器指令由一条微指令来解释执行
B:一条机器指令由一段微程序来解释执行
C:若干条机器指令组成的程序可由一段微程序来执行
D:一条微指令由若干条机器指令组成
答案: 【一条机器指令由一段微程序来解释执行】

8、问题:微程序控制器的特点是（）。
选项：
A:硬件设计开销高于随机逻辑控制器
B:控制单元的输入和输出之间的关系被视为一个存储系统
C:适合简单指令集的情况
D:逻辑门数目达到最小化的设计
E:灵活性比随机逻辑控制器差
答案: 【控制单元的输入和输出之间的关系被视为一个存储系统】

9、问题:以下不符合RISC系统特点的是（）。
选项：
A:指令编码长度固定
B:通用寄存器数量较多
C:为降低复杂度尽量不使用流水线
D:运算类指令不能访问存储器
E:只能使用Load/Store类指令存取存储单元
F: 一般采用不定长指令集
答案: 【为降低复杂度尽量不使用流水线;
一般采用不定长指令集】

10、问题:完成相同的运算任务，如果RISC执行速度优于CISC，其主要原因很可能是( )。
选项：
A:RISC更易于使用流水线技术
B:RISC指令集中的指令数较少
C:程序在RISC上编译的目标目标程序较短
D:RISC功能简单
答案: 【RISC更易于使用流水线技术】

11、问题:指令寻址方式通常是指获取（）的方式。
选项：
A:指令内容
B:操作数或者操作数地址
C:指令地址
D:内存单元
答案: 【操作数或者操作数地址】

12、问题:微处理器指令系统中采用不同寻址方式的目的主要是（）。
选项：
A:实现存储程序和程序控制
B:降低指令译码难度
C:实现对辅存的访问
D:提高编程灵活性
E:能够压缩指令操作码
F:缩短指令长度，扩大寻址空间
G:提高指令执行速度
答案: 【提高编程灵活性;
缩短指令长度，扩大寻址空间】

13、问题:以某个寄存器中存放的数值作为操作数的存储单元地址，这种寻址方式称为（）。
选项：
A:立即寻址
B:存储器直接寻址
C:寄存器间接寻址
D:寄存器直接寻址
答案: 【寄存器间接寻址】

14、问题:在下列指令系统的各种寻址方式中，获取操作数最快的是（）。
选项：
A:存储器直接寻址
B:基址变址寻址
C:寄存器间接寻址
D:寄存器直接寻址
答案: 【寄存器直接寻址】

15、问题:与存储器映像编址方式相比，I/O端口的独立编址方式的特点是（）。
选项：
A:地址码较长
B:需定义专用的I/O读写指令格式
C:译码电路较简单
D:端口可寻址范围较小
E:操作码较长
F:操作码较短
G:执行的时候无需控制器
答案: 【需定义专用的I/O读写指令格式】

16、问题:指令流水线各段之间都设置了寄存器，其最主要的作用是（）。
选项：
A:缓冲，驱动增强
B:匹配段间差异
C:避免流水线冲突
D:暂存中间结果，实现并行操作
答案: 【暂存中间结果，实现并行操作】

17、问题:一台非流水机器的时钟周期是10ns。测试程序中的ALU指令和分支指令需要4个时钟周期，存储操作指令需要5个时钟周期，以上指令的比例40%、20%和40%。将它升级改造为4级流水线后，时钟周期(即流水线拍长)变为11ns，其加速比等于（）。
选项：
A:4.5
B:3.5
C:4.0
D:5.0
答案: 【4.0】

18、问题:关于RISC与CISC的叙述，下述错误的是( )。
选项：
A:RISC是精简指令集计算机，CISC是复杂指令集计算机
B:RISC通常采用定长指令，CISC通常采用不定长指令
C:RISC设计的出发点是按“单条指令完成某一步骤或环节”，CISC设计的出发点是按“单条指令完成完整的操作功能”
D:一般RISC的指令数目比CISC多
E:RISC通常具备Load/Stor结构
F:RISC通常提供数量更多的寄存器
答案: 【一般RISC的指令数目比CISC多】

19、问题:微处理器指令由操作码和操作数组成，其中操作码的作用是（）。
选项：
A:提供操作所需要的原始数据
B:定义了具体的操作功能
C:用于存放结果
D:定义执行速度
答案: 【定义了具体的操作功能】

20、问题:关于微处理器的机器指令，正确的说法是（）。
选项：
A:指令就是指计算机软件
B:指令就是全部命令的集合
C:指令通常由操作码和操作数组成
D:指令就是专门用于人机交互的命令
答案: 【指令通常由操作码和操作数组成】

21、问题:与CPU执行现行程序时间无关的因素是（）。
选项：
A:主机频率
B:内存容量
C:U盘大小
D:总线架构
答案: 【U盘大小】

22、问题:对于一个理想的标准3级流水线，忽略寄存器延迟时间，第一、二、三个段的延时为下面哪个选项时，指令的吞吐量最大（）。
选项：
A:50ps,100ps,150ps
B:50ps,100ps,160ps
C:30ps,100ps,150ps
D:60ps,100ps,120ps
答案: 【60ps,100ps,120ps】

23、问题:指令流水线存在的相关性可能会引起流水线的停顿，从而影响流水线的性能和效率，其中可以采用分支预测方法来缓解的是（）。
选项：
A:控制相关
B:数据相关
C:结构相关
D:名字相关
答案: 【控制相关】

24、问题:关于理想指令流水线的说法错误的是（）。
选项：
A:流过流水线的指令越多，流水线吞吐率越高
B:流过流水线的指令越多，流水线效率越高
C:流水线深度越大，效率越高
D:流水线最大加速比等于流水线段数
答案: 【流过流水线的指令越多，流水线吞吐率越高】

25、问题:下列逻辑运算指令（）能够将CPU内部寄存器的指定比特位清0，同时保持其他位不变。
选项：
A:与
B:或
C:非
D:以上都不对
答案: 【与】

26、问题:在软件开发过程中“汇编”通常是指（）。
选项：
A:将汇编语言转换成机器语言的过程
B:将机器语言转换成汇编语言的过程
C:将高级语言转换成机器语言的过程
D:将高级语言转换成汇编语言的过程
答案: 【将汇编语言转换成机器语言的过程】

27、问题:CPU内部的运算器由多个小部件组成，其核心部分是( )。
选项：
A:数据总线
B:多路开关
C:累加器
D:算术逻辑单元
答案: 【算术逻辑单元】

28、问题:计算机正在执行的指令应存放在CPU内部的（）中。
选项：
A:PC寄存器
B:内存
C:指令寄存器
D:Cache
答案: 【指令寄存器】

29、问题:指令流水线中存在的相关性会影响流水线效率，能够通过引入超标量技术缓解的是（）。
选项：
A:数据相关
B:控制相关
C:结构相关
D:以上都不是
答案: 【结构相关】

30、问题:下列指标中，与数据通路宽度关系最小的是（）。
选项：
A:数据总线宽度
B:指令长度
C:微处理器字长
D:内部寄存器位数
E:内部寄存器个数
F:运算器位数
G:指令个数
答案: 【指令长度;
内部寄存器个数;
指令个数】

31、问题:关于理想指令流水线的说法错误的是（）。
选项：
A:流过流水线的指令越多，流水线的吞吐量越趋近于最大值
B:流过流水线的指令越多，流水线的效率越趋近于最大值
C:流水线越深（即段数越多），效率越趋近于最大值
D:流水线最大加速比等于流水线段数
答案: 【流水线越深（即段数越多），效率越趋近于最大值】

32、问题:在 CPU 内部，用于存放将要执行的指令代码的是（）。
选项：
A:PC 寄存器
B:ALU
C:指令寄存器
D:指令译码器
答案: 【指令寄存器】

33、问题:以下不属于CPU内部数据通路的是( )。
选项：
A:寄存器组
B:指令译码器
C:内总线
D:算术逻辑运算部件
答案: 【指令译码器】

34、问题:微处理器内部标志寄存器的主要作用是（）。
选项：
A:检查当前指令执行的正确与否
B:纠正当前指令执行的结果
C:产生影响或控制某些后续指令所需的标志
D:决定CPU是否继续工作
答案: 【产生影响或控制某些后续指令所需的标志】

35、问题:微程序控制器的特点是（）。
选项：
A:设计开销比随机逻辑控制器更大
B:控制单元的输入和输出之间的关系被视为一个存储系统
C:适合简单指令集的情况
D:逻辑门数目达到最小化的设计
答案: 【控制单元的输入和输出之间的关系被视为一个存储系统】

36、问题:以下不符合RISC系统特点的是（）。
选项：
A:指令编码长度固定
B:通用寄存器数量较多
C:为降低复杂度尽量不使用流水线
D:运算类指令不能访问存储器
答案: 【为降低复杂度尽量不使用流水线】

37、问题:指令系统中采用不同寻址方式的目的主要是（）。
选项：
A:实现存储程序和程序控制
B:提供扩展操作码的可能并降低指令译码难度
C:可以直接访问外存
D:缩短指令长度，扩大寻址空间，提高编程灵活性
答案: 【缩短指令长度，扩大寻址空间，提高编程灵活性】

38、问题:与存储器映像编址方式相比，I/O端口的独立编址方式具有（）特点。
选项：
A:地址码较长
B:需专用的I/O指令
C:译码电路较简单
D:端口可寻址范围较小
答案: 【需专用的I/O指令】

39、问题:单纯从理论出发，计算机的所有功能都可以交给硬件实现，也可以采用软硬件相结合来实现。完成同样的功能和任务，纯硬件实现的特点是( )。
选项：
A:速度快，灵活性适应性好
B:速度快，灵活性适应性差
C:速度慢，灵活性适应性好
D:速度慢，灵活性适应性差
答案: 【速度快，灵活性适应性差】

40、问题:关于理想流水线的说法错误的是（）。
选项：
A:流水线深度一般就是指流水线段数
B:流过流水线的指令越多，流水线吞吐率越高
C:流水线最大加速比等于流水线段数
D:流过流水线的指令越多，流水线效率越高
答案: 【流过流水线的指令越多，流水线吞吐率越高】

41、问题:对于一个理想的标准3级流水线，忽略寄存器延迟时间，第一、二、三个段的延时为下面哪个选项时，指令的吞吐量最大（）。
选项：
A:50ps,100ps,150ps
B:50ps,100ps,160ps
C:30ps,100ps,150ps
D:60ps,100ps,120ps
答案: 【60ps,100ps,120ps】

42、问题:指令流水线存在的相关性可能会引起流水线的停顿，从而影响流水线的性能和效率，其中可以采用分支预测方法来缓解的是（）。
选项：
A:数据相关
B:结构相关
C:控制相关
D:名字相关
答案: 【控制相关】

43、问题:以下所列提高微处理器系统性能的技术，说法不正确的是（）。
选项：
A:采用流水线结构后每条指令的执行时间明显缩短
B:增加Cache后CPU与存储系统交换数据的速度得到提高
C:提高主机时钟频率后加快了指令执行速度
D:引入虚拟存储技术后扩大了用户可用内存空间
答案: 【采用流水线结构后每条指令的执行时间明显缩短】

44、问题:和冯诺依曼结构相比，哈佛结构最本质的特点是（）。
选项：
A:计算机内部信息表示不必使用二进制
B:程序无需存储在存储器中
C:指令存储和数据存储分开，使用两套独立总线访问
D:存储器中的数据访问和指令读取必须串行进行
答案: 【指令存储和数据存储分开，使用两套独立总线访问】

45、问题:下面关于超标量结构的说法正确的是（）。
选项：
A:芯片内部集成的晶体管数超过 100 万个，功耗很大
B:不仅能进行 32 位运算，也能进行 64 位运算
C:数据传输速度很快，每个总线周期最高能传送 4 个 64 位数据
D:内部可含有多条指令流水线和多个执行部件，CPI有可能小于1
答案: 【内部可含有多条指令流水线和多个执行部件，CPI有可能小于1】

46、问题:32位计算机通常是指（）。
选项：
A:地址总线位数是32位
B:控制总线的位数是32位
C:CPU内部寄存器的个数是32个
D:数据总线的位数是32位
答案: 【数据总线的位数是32位】

47、问题:CPU 内部用于存放将要执行指令代码的是（）。
选项：
A:程序计数器
B:ALU
C:指令寄存器
D:指令译码器
E:累加器
F:通用寄存器
答案: 【指令寄存器】

48、问题:程序计数器PC通常用于（         ）。
选项：
A:存放正在执行指令的地址
B:存放待取指令的地址
C:计数指令数
D:存放操作数数值
E:存放第一操作数的地址
答案: 【存放待取指令的地址  】

49、问题:微程序控制器中，下列说法正确的是（）。
选项：
A:一条机器指令由一条微指令来解释执行
B:一条机器指令由一段微程序来解释执行
C:若干条机器指令组成的程序可由一段微程序来执行
D:一条微指令由若干条机器指令组成
E:控制单元输入和输出之间的关系被视为一个存储系统
F:硬件逻辑资源已最小化
G:硬件设计开销高于随机逻辑控制器
H:适合实现简单指令集
答案: 【一条机器指令由一段微程序来解释执行;
控制单元输入和输出之间的关系被视为一个存储系统】

50、问题:指令流水线中存在的相关性会影响流水线效率，能够通过引入超标量技术缓解的是（）。
选项：
A:数据相关
B:控制相关
C:结构相关
D:名字相关
答案: 【结构相关】

51、问题:下列指标中，与CPU数据通路宽度并无直接联系的是（）。
选项：
A:数据总线宽度
B:指令长度
C:微处理器字长
D:内部寄存器位数
E:内部寄存器个数
F:运算器位数
G:指令个数
答案: 【指令长度;
内部寄存器个数;
指令个数】

52、问题:微处理器设计时，采用指令流水线技术的主要目的是（）。
选项：
A:提高IO读写速度
B:提高存储器读写速度
C:提高每条指令的处理速度
D:提高指令处理的吞吐率
答案: 【提高指令处理的吞吐率】

53、问题:关于随机逻辑控制器，说法正确的是（）。
选项：
A:每个指令都需要一组逻辑电路实现
B:指令集升级改动代价大
C:需要考虑如何构建微指令集
D:以控制器电路最简为设计目标
E:易于指令集的扩充升级
答案: 【指令集升级改动代价大;
以控制器电路最简为设计目标】

54、问题:计算机将要执行的程序段（包括代码和数据）应安排在（）部件中。
选项：
A:硬盘
B:内存
C:寄存器
D:端口
E:页表
答案: 【内存】

55、问题:以下不符合RISC CPU特点的是（）。
选项：
A:指令编码长度固定
B:通用寄存器数量较多
C:为降低复杂度尽量不使用流水线
D:运算类指令不能访问存储器
E:只能使用Load/Store类指令存取存储单元
F: 一般采用不定长指令集
G:控制器部分必须采用微码结构实现
H: 数据通路相对简单
答案: 【为降低复杂度尽量不使用流水线;
一般采用不定长指令集;
控制器部分必须采用微码结构实现】

56、问题:完成相同的运算任务，如果RISC执行速度优于CISC，其主要原因很可能是( )。
选项：
A:RISC更易于使用流水线技术
B:RISC指令集中的指令数较少
C:程序在RISC上编译的目标目标程序较短
D:RISC功能简单
E:RISC指令执行所需的平均周期数较少
答案: 【RISC更易于使用流水线技术;
RISC指令执行所需的平均周期数较少】

57、问题:指令流水线各段之间都设置了寄存器，其最主要的作用是（）。
选项：
A:缓冲，驱动增强
B:匹配段间差异
C:避免流水线冲突
D:暂存中间结果，实现并行操作
E:增加电路可靠性
答案: 【暂存中间结果，实现并行操作】

58、问题:关于理想指令流水线，下面说法错误的是（）。
选项：
A:流过流水线的指令越多，流水线的吞吐率越趋近于最大值
B:流过流水线的指令越多，流水线的效率越趋近于最大值“1”
C:流水线越深（即段数越多），效率越趋近于最大值
D:流水线最大加速比等于流水线段数
E:流水线由若干段组成，每段的时间应尽量相等
F:流水线的段数越多越好
G:流水线吞吐率与最慢段的延迟有关
答案: 【流水线越深（即段数越多），效率越趋近于最大值;
流水线的段数越多越好】

59、问题:在冯诺依曼型计算机中，指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。
选项：
A:指令操作码的译码结果
B:不同的寻址方式
C:指令周期的不同阶段
D:某些特殊标志位
E:不同的存储单元地址
答案: 【指令周期的不同阶段】

60、问题:下列选项中，描述浮点数运算速度的指标是（）。
选项：
A:MIPS
B:CPI
C:IPC
D:GFLOPS
E:GIPS
F:PFLOS
G:TFLOPS
答案: 【GFLOPS;
PFLOS;
TFLOPS】

61、问题:下列选项中：a提高CPU时钟频率 b优化数据通路结构 c对程序进行编译优化能缩短程序执行时间的措施是（）。
选项：
A:只有a
B:只有b
C:只有c
D:只有a、b
E:只有a、c
F:只有b、c
G:三项都可以
答案: 【三项都可以】

62、问题:某常规标量流水线处理器由取指、译码、执行3个子模块构成，每个子模块的工作周期均为Δt。该微处理器连续执行10条指令需要时长为（）。
选项：
A:3Δt
B:8Δt
C:10Δt
D:12Δt
E:14Δt
F:9Δt
G:28Δt
H:30Δt
答案: 【12Δt】

63、问题:关于微码CPU和随机逻辑CPU，正确的说法是（）。
选项：
A:对任何程序，随机逻辑CPU总是比微码CPU执行得快
B:微码CPU更易创建新的CPU版本
C:微码CPU要求每条指令必须具有统一的长度
D:微码CPU与随机逻辑CPU的主要区别在于寄存器组织不同
答案: 【微码CPU更易创建新的CPU版本】

64、问题:在下列关于流水线技术的说法中，正确的是（）。
选项：
A:流水线技术会引入一些额外的硬件开销
B:流水线技术可以缩短指令的执行时间
C:随着流水线级数的增大，并行加速比可以无限提高
D:流水线技术的实现可以完全依赖软件的优化实现
答案: 【流水线技术会引入一些额外的硬件开销】

65、问题:计算机系统的“字长”通常是指（）。
选项：
A:CPU芯片上地址信号引脚的数目
B:CPU芯片上引脚的总数目
C:单次运算的最大二进制位数
D:2个字节或4个字节
E:CPU芯片上数据信号引脚的数目
答案: 【单次运算的最大二进制位数】

66、问题:从一条指令启动到下一条指令启动，中间的时间间隔称为（）。
选项：
A:指令周期
B:总线周期
C:时钟周期
D:机器周期
答案: 【指令周期】

67、问题:CPU内部的通用寄存器一般用于存放（）。
选项：
A:中间运算结果
B:中断类型号
C:指令操作码
D:程序状态字
答案: 【中间运算结果】

68、问题:已知CPU1的时钟频率为800MHz，运行某测试程序需要12s。现在硬件设计人员希望设计出CPU2，将该测试程序的运行时间缩短到8s。若CPU2采用某种新技术后时钟频率可大幅提高，但运行该测试程序所需的时钟周期数为CPU1的1.5倍，则CPU2的时钟频率至少应该为（）才能达到预期要求。
选项：
A:800MHz
B:1GHz
C:1.2GHz
D:1.5GHz
E:1.8GHz
F:1.6GHz
答案: 【1.8GHz】

69、问题:某测试程序在机器M上的执行时间为20s，编译优化后该测试程序对应的指令数减少到原来的70%，但CPI增加到原来的1.2倍。则优化后该测试程序在M上的执行时间为（）s。
选项：
A:8.4
B:11.7
C:10
D:14
E:16.8
答案: 【16.8】

70、问题:在定点机中执行算术运算会产生溢出，其根本的原因是（）。
选项：
A:主存容量不够
B:运算结果无法表示
C:操作数地址过大
D:堆栈溢出
E:寄存器数量不够
答案: 【运算结果无法表示】

71、问题:下列不会引起指令流水线阻塞的是（）。
选项：
A:数据旁路
B:数据相关
C:条件转移
D:资源冲突
答案: 【数据旁路】

【作业】第一章计算机系统的结构组成与工作原理第一章作业

小提示:本节包含奇怪的同名章节内容

1、问题:某测试程序在一个40 MHz处理器上运行，其目标代码有100 000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CPI、MIPS的值和执行时间。指令类型指令计数时钟周期计数整数算术45 0001数据传送32 0002浮点数15 0002控制传送80002
评分规则: 【 1. CPI=(45000/100000)1+(32000/100000)2+(15000/100000)2+(8000/100000)2=0.451+0.322+0.152+0.082=1.55
2.MIPS=40/1.55=25.8
3.T=(1000001.55)(1/(4010∧6) )=15.5/410∧（-3）= 3.875*10∧（-3） s= 3.875ms
】

2、问题:假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别为∆t,2∆t和3∆t。在下列各种情况下，分别写出连续执行n条指令所需要的时间表达式。（1）顺序执行方式（2）仅“取指令”和“执行”重叠（3） “取指令”、“分析”和“执行”重叠
评分规则: 【（1）T= (∆t+2∆t+3∆t)n=6n∆t
（2）第n条指令执行完：tn= tn-1+∆t=6∆t+5∆t（n-1）=(1+5n)∆t
（3）第n条指令执行完：tn= tn-1+3∆t=6∆t+3∆t*（n-1）=(3+3n)∆t
】

3、问题:请简述高速缓冲存储器技术和虚拟存储器技术。计算机系统中采用这两种技术的根本目的是什么？这两种技术有什么相同点？
评分规则: 【高速缓冲存储技术是由高速SRAM构成面向CPU的局部存储器，目的减小或消除CPU与内存之间的速度差异对系统性能带来的影响。
虚拟存储器技术就是在物理内存不够时用一部分硬盘空间来充当内存使用，目的是解决内存空间不足的问题
二者的共同点是：都是利用程序和数据的时间/空间局部性解决存储器容量和速度的矛盾
】

4、问题:简述冯诺依曼计算机“存储程序和自动执行程序”的过程。导致冯诺依曼计算机性能瓶颈的主要原因是什么？
评分规则: 【 “程序存储和程序控制”是冯·诺依曼型计算机的基本工作原理，它从本质上描述了这类计算机的工作过程，即：程序预先存放在存储器中，CPU 自动地从存储器中取出指令，并分析和执行指令，然后自动修改地址再取下一条指令，如此周而复始。
冯⋅诺依曼计算机的性能瓶颈主要在于其指令执行及存储器读写都具有串行性。
】

【作业】第二章微处理器设计技术第二章作业

1、问题:一个时钟频率为2.5 GHz的非流水式处理器，其平均CPI是4。此处理器的升级版本引入了5级流水。然而，由于如锁存延迟这样的流水线内部延迟，使新版处理器的时钟频率必须降低到2 GHz。(1) 对一典型程序，新版所实现的加速比是多少？(2) 新、旧两版处理器的MIPS各是多少？
评分规则: 【（1）对于一个有N条指令的程序来说：非流水式处理器的总执行时间T0=(4N)/(2.510^9) 5级流水处理器的总执行时间T1=(N+5-1)/(2*10^9) 加速比=T0/T1=(3.2N)/(N+4)，N很大时加速比≈3.2
（2）非流水式处理器CPI=4，则其执行速度=2500MHz/4=625MIPS。5级流水处理器CPI=1，则其执行速度=2000 MHz /1=2000 MIPS。
】

2、问题:微码体系结构与随机逻辑体系结构有什么区别？
评分规则: 【（1）指令集的改变导致不同的硬件设计开销。在设计随机逻辑结构时，指令集和硬件必须同步设计和优化，因此设计随机逻辑的结构比设计微码结构复杂得多，而且硬件和指令集二者中任意一个变化，就会导致另外一个变化。在微码结构中，指令设计通过为微码ROM编写微码程序来实现的，指令集的设计并不直接影响现有的硬件设计。因此，一旦修改了指令集，并不需要重新设计新的硬件。
（2）从性能上比较随机逻辑在指令集和硬件设计上都进行了优化，因此在二者采用相同指令集时随机逻辑结构要更快一些。但微码结构可以实现更复杂指令集，因此可以用较少的指令完成复杂的功能，尤其在存储器速度受限时，微码结构性能更优。
】

【作业】第五章输入输出子系统第五章作业

小提示:本节包含奇怪的同名章节内容

1、问题:某微处理器系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若起始地址为0x9000，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。
评分规则: 【

】

2、问题:CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？各适用于什么场合？
评分规则: 【 ①无条件控制（同步控制）：特点：方式简单，CPU随时可无条件读/写数据，无法保证数据总是有效，适用面窄。适用于外设数据变化缓慢，操作时间固定，可以被认为始终处于就绪状态。
②条件控制（查询控制）：特点：CPU主动，外设被动，执行I/O操作时CPU总要先查询外设状态；若传输条件不满足时，CPU等待直到条件满足。解决了CPU与外设间的同步问题，可靠性高，但CPU利用率低，低优先级外设可能无法及时得到响应。适用于CPU不太忙，传送速度不高的场合。
③中断方式：特点：CPU在执行现行程序时为处理一些紧急发出的情况，暂时停止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序。CPU利用率高，外设具有申请CPU中断的主动权，可以实现实时故障处理，实时响应外设的处理，但中断服务需要保护断点（占用存储空间，降低速度）。适用于CPU的任务较忙，传送速度要求不高的场合，尤其适用实时控制中紧急事件的处理。
④DMA控制：特点：数据不通过CPU，而由DMAC直接完成存储单元或I/O端口之间的数据传送。接口电路复杂，硬件开销大，大批量数据传送速度极快。适用于存储器与存储器之间，存储器与外设之间的大批量数据传送的场合。
⑤通道方式：特点：以程序方式进行I/O管理，可直接访问主存储器，不需CPU干预，可通过通道程序实现除数据传输外的其他操作。
】

3、问题:常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？
评分规则: 【软件查询：方法简单，实现起来较容易，效率低
硬件排序：占用硬件资源，效率较高。
中断控制芯片：成本较高，效率很高。
】

4、问题:某外设向CPU发出了中断请求，但没有收到响应，可能的原因有哪些？
评分规则: 【 1.当前指令没有执行完；
2.系统禁止了外部中断请求；
3.CPU正在响应更高优先级的中断；
4.中断接口中屏蔽了中断请求。
】

5、问题:某微处理器系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若起始地址为0x9000，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。（地址均采用十六进制表示）
评分规则: 【

】

6、问题:常用的中断优先级管理方式有哪几种？分别有哪些优缺点？
评分规则: 【 1.软件查询：方法简单，实现起来较容易，效率低
2.硬件排序：占用硬件资源，效率较高。
3.中断控制芯片：成本较高，效率很高。
】

第三章总线技术与总线标准第三章测验

小提示:本节包含奇怪的同名章节内容

1、问题:以下总线标准中，不属于片内总线的是（）。
选项：
A:PCI
B:AMBA
C:Avalon
D:Core Connect
答案: 【PCI】

2、问题:键盘接口连接片内AMBA总线时，应连接到（）总线上。
选项：
A:ASB
B:AHB
C:APB
D:SoC
答案: 【APB】

3、问题:在计算机系统三总线结构中，用于传送读/写信号的是（）。
选项：
A:地址总线
B:数据总线
C:控制总线
D:以上都不对
答案: 【控制总线】

4、问题:微处理器地址总线宽度为32位，则其内部数据总线的宽度（）。
选项：
A:16位
B:32位
C:64位
D:与地址总线没有必然联系
答案: 【与地址总线没有必然联系】

5、问题:下述处理器的指标中，（）与系统数据通路宽度无关。
选项：
A:处理器字长
B:数据总线宽度
C:地址总线宽度
D:CPU内部寄存器宽度
答案: 【地址总线宽度】

6、问题:按总线共享原则，为避免信号逻辑的混乱和器件的损坏，（）一个以上的输出引脚共享一条信号线。
选项：
A:禁止
B:允许
C:当引脚较少时允许
D:当输出引脚有三态功能时允许
答案: 【当输出引脚有三态功能时允许】

7、问题:片内AMBA总线中， APB桥是（）。
选项：
A:支持突发传输数据的
B:AHB高性能系统的中枢
C:APB中的唯一总线主机
D:一种总线仲裁器
答案: 【APB中的唯一总线主机】

8、问题:CPU对存储器完成一次读操作所需的时间称为一个（）。
选项：
A:指令周期
B:总线周期
C:时钟周期
D:中断周期
答案: 【总线周期】

9、问题:RS-232C标准规定逻辑“0”和“1”之间有6V以上的电压差，其主要意义在于（）。
选项：
A:能兼容TTL电平
B:能简化电路设计
C:能直接和电话线相连
D:能提高抗干扰能力
答案: 【能提高抗干扰能力】

10、问题:以下常用总线标准中，（）是同步串行总线。
选项：
A:RS-232C
B:SPI
C:PCI
D:ISA
答案: 【SPI】

11、问题:IIC总线的数据传输采用的是（）方式。
选项：
A:单工
B:半双工
C:全双工
D:多工
答案: 【半双工】

12、问题:若下列字符码中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是（）。
选项：
A:11111011
B:11010110
C:11100001
D:11101001
答案: 【11100001】

13、问题:异步通信方式工作中，设置波特率因子为32，字符长度为8位（含1位奇校验位），起始位1位，停止位为2位，每秒传输200个字符，则它的传输速率和收/发时钟频率分别为（）。
选项：
A:2200 bps，70.4 kHz
B:2200 bps，35.2 kHz
C:200 bps， 8.8 kHz
D:2400 bps，38.4 kHz
答案: 【2200 bps，70.4 kHz】

14、问题:在同步通信的一个总线周期中（）。
选项：
A:先传送数据，再传输地址
B:先传送地址，再传输数据
C:只传输数据
D:只传输地址
答案: 【先传送地址，再传输数据】

15、问题:下面关于总线的叙述中，错误的是（）。
选项：
A:总线位宽指的是总线能同时传送的最大数据位数
B:总线标准是指总线传送信息时应遵守的一些协议与规范
C:PCI总线不支持突发成组传送
D:总线带宽是指单位时间内总线上可传送的最大数据量
答案: 【PCI总线不支持突发成组传送】

16、问题:系统数据通路宽度是指（）。
选项：
A:能一次并行传送的数据位数
B:可依次串行传送的数据位数
C:单位时间内可传送的数据位数
D:能一次并行传送的数据最大值
答案: 【能一次并行传送的数据位数】

17、问题:下列选项中（）是串行总线。
选项：
A:PCI
B:ISA
C: EISA
D:SATA
答案: 【SATA】

18、问题:RS-232C的数据传输采用的是（）方式。
选项：
A:单工
B:半双工
C:全双工
D:多工
答案: 【全双工】

19、问题:某CPU的前端总线频率为100 MHz，总线周期数为1/4，位宽为64 bits，该总线的带宽为（）MB/s
选项：
A:200
B:800
C:1600
D:3200
答案: 【3200】

20、问题:下列总线标准中，属于并行总线的是（）。
选项：
A: PCI-E
B:1394
C:PCI
D:SATA
E:CAN
F:USB
答案: 【PCI】

21、问题:以下常用总线标准中，属于异步串行总线的是（）。
选项：
A:UART
B:SPI
C:IIC
D:ATA
答案: 【UART 】

22、问题:异步串行接口电路中波特率因子为64，则接收方在（）个采样周期内连续接收到低电平后方可确定起始位。
选项：
A:8
B:16
C:32
D:64
答案: 【32】

23、问题:USB总线得到了广泛的使用，其主要原因是（）。
选项：
A:它是同步总线
B:虽然比并行总线数据传输率低，但可靠
C:接口连线少，速率高，可即插即用
D:接口协议比并行接口简单，方便开发
答案: 【接口连线少，速率高，可即插即用】

24、问题:设下面二进制编码的最低位是一个比特的校验位，则采用奇校验的编码是（）。
选项：
A:11010111
B:11000111
C:11000011
D:10101010
E:11111111
F:11111110
答案: 【11000111;
11111110】

25、问题:关于串行通信，说法正确的是（）。
选项：
A:不一定采用调制和解调技术
B:只适用于远距离传输
C:只能实现点到点的通信方式
D:收发双方无法同时传输多个比特
答案: 【不一定采用调制和解调技术】

26、问题:某CPU的64位前端总线频率为800 MHz，总线周期数为2，则其带宽为（）。
选项：
A:400 MB/s
B:25.6 GB/s
C:4.8 GB/s
D:12.8 GB/s
E:800MB/s
F:1.6GB/s
答案: 【12.8 GB/s】

27、问题:总线上多个主设备同时发送信息导致的工作异常一般称为（）。
选项：
A:总线请求
B:总线仲裁
C:总线冲突
D:总线握手
答案: 【总线冲突】

28、问题:下列各项中，不是同步总线协定特点的是( )。
选项：
A:一般不需要应答信号
B:总线长度相对较短
C:总线周期长度灵活可变
D:各部件的存取时间比较接近
答案: 【总线周期长度灵活可变】

29、问题:将微处理器芯片、内存储器及I/O接口芯片连接起来的总线是（）。
选项：
A:片内总线
B:外总线
C:系统总线
D:以上都不对
答案: 【系统总线】

30、问题:串行接口电路中波特率因子为64，则接收端在确定起始位后应每隔（）个时钟周期接收一个数据位。
选项：
A:8
B:16
C:32
D:64
答案: 【64】

31、问题:在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。
选项：
A:同步总线
B:异步总线
C:半同步总线
D:周期分列式总线
E:全双工总线
答案: 【同步总线】

32、问题:一般来说，同步串行通信比异步串行通信的实际传输效率高，其原因是同步串行通信（）。
选项：
A:利用了同一时钟信号
B:纠错能力强
C:协议开销小，附加数据少
D:协议更简单
答案: 【协议开销小，附加数据少】

33、问题:某CPU的64位前端总线频率为800 MHz，总线周期数为2，则其带宽为（）。
选项：
A:400 MB/s
B:3.2 GB/s
C:4.8 GB/s
D:12.8 GB/s
E:6.4GB/s
F:1.6GB/s
G:800MB/s
答案: 【3.2 GB/s】

34、问题:以下常用总线标准中，不属于片内总线的是（）。
选项：
A:PCI
B:AMBA
C:Avalon
D:Core Connect
答案: 【PCI】

35、问题:下述处理器的指标中，（）与系统数据通路宽度无关。
选项：
A:字长
B:数据线宽度
C:地址线宽度
D:寄存器宽度
答案: 【地址线宽度】

36、问题:通常所说的32位微处理器是指（）。
选项：
A:地址总线的宽度为32位
B:处理的数据长度只能为32位
C:通用寄存器数目为32个
D:CPU字长为32位
答案: 【CPU字长为32位】

37、问题:一般来说，同步串行通信比异步串行通信的实际传输效率高，其原因是同步串行通信（）。
选项：
A:利用了同一时钟信号
B:纠错能力强
C:协议开销小，附加数据少
D:协议更简单
答案: 【协议开销小，附加数据少】

38、问题:串行接口电路中波特率因子为64，则接收端在确定起始位后应每隔（）个时钟周期对串行数据接收线采样一次。
选项：
A:8
B:16
C:32
D:64
答案: 【64】

39、问题:下列各项中，不是同步总线协定特点的是（）。
选项：
A:不需要应答信号
B:各部件的存取时间比较接近
C:总线长度较短
D:总线周期长度可变
答案: 【总线周期长度可变】

40、问题:在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。
选项：
A:同步总线
B:异步总线
C:半同步总线
D:周期分列式总线
答案: 【同步总线】

41、问题:下列总线标准中，属于并行总线的是（）。
选项：
A: PCI-E
B:1394
C:PCI
D:SATA
答案: 【PCI】

42、问题:USB总线得到了广泛的使用，其中的原因有（）。
选项：
A:它是串行总线
B:作为串行总线，它虽然比并行总线数据传输率低，但可靠
C:接口连线少，速率高，可靠，使用方便
D:接口协议比并行接口简单，方便开发
答案: 【接口连线少，速率高，可靠，使用方便】

43、问题:在同步并行通信系统中，通常一个总线周期中总是（）。
选项：
A:先传送数据，再传输地址
B:先传送地址，再传输数据
C:只传输数据
D:只传输地址
答案: 【先传送地址，再传输数据】

44、问题:在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。
选项：
A:同步总线
B:异步总线
C:半同步总线
D:周期分裂式总线
E:全双工总线
答案: 【同步总线】

45、问题:PCIE*16中的“16”表示（）。
选项：
A:串行数据通道的个数是16
B:并行数据的位宽是16
C:总线时钟频率是16MHz
D:总线配置寄存器的个数是16
E:总线传输速率是16GB/s
F:总线传输速率是16Gb/s
答案: 【串行数据通道的个数是16】

46、问题:在采用菊花链式仲裁方案的总线系统中，下列关于总线优先级的描述中，正确的是（）
选项：
A:由软件程序设定
B:越靠近链后端的设备优先级越高
C:越靠近链前端的设备优先级越高
D:运行速度越快的设备优先级越高
答案: 【越靠近链前端的设备优先级越高】

47、问题:AMBA总线中， APB桥是（）。
选项：
A:支持突发传输数据的
B:AHB高性能系统的中枢
C:APB中的唯一总线主机
D:一种总线仲裁器
答案: 【APB中的唯一总线主机】

48、问题:某CPU的前端总线频率为100 MHz，总线周期数为1/4，位宽为64 bits，该总线的带宽为（）MB/s。
选项：
A:200
B:800
C:1600
D:3200
答案: 【3200】

49、问题:关于串行通信，说法正确的是（）。
选项：
A:不一定需要采用调制/解调技术
B:无法同时传输1个以上的比特信息
C:只能实现点到点通信
D:只支持单向传输
答案: 【不一定需要采用调制/解调技术】

50、问题:一次总线事务中，主设备只给出一个首地址就能够完成若干个连续地址中数据的读/写，这种总线事务方式称为（）。
选项：
A:并行传输
B:串行传输
C:同步传输
D:异步传输
E:半同步传输
F:突发传输
答案: 【突发传输】

51、问题:下列有关总线定时的说法中，错误的是（）。
选项：
A:异步通信方式中，全互锁协议最慢
B:异步通信方式中，非互锁协议可靠性最差
C:同步通信方式中，同步时钟由各设备提供
D:半同步通信方式中，握手信号的采样由同步时钟控制
E:同步总线一般按最慢设备来设置公共时钟
F:同步总线一般采用应答方式进行通信
G:CPU内部通常会采用同步总线
H:同步总线允许速度差别较大的设备一起接入工作
答案: 【同步通信方式中，同步时钟由各设备提供;
同步总线一般采用应答方式进行通信;
同步总线允许速度差别较大的设备一起接入工作】

52、问题:下列关于总线设计的说法中，正确的是（）。
选项：
A:并行总线总是比串行总线的传输速度快
B:信号线复用技术可以减少信号线数量
C:使用总线结构可以提高信息的传输速度
D:使用总线结构可以减少信息传输量
E:使用总线可以减少传输线的总数目
F:使用总线的优点是数据信息和地址信息可以同时传送。
G:采用突发传输方式可以提高总线传输率
答案: 【信号线复用技术可以减少信号线数量;
使用总线可以减少传输线的总数目;
采用突发传输方式可以提高总线传输率】

53、问题:为协调计算机各部件的工作，需要一种器件来提供统一的时钟标准，这个器件是（）。
选项：
A:总线缓冲器
B:总线控制器
C:总线仲裁器
D:总线锁存器
E:时钟发生器
F:以上都对
答案: 【时钟发生器】

第四章存储器子系统第四章测验

小提示:本节包含奇怪的同名章节内容

1、问题:下列常见的存储器件或设备中，不属于半导体存储器的是（）。
选项：
A:内存
B:固态硬盘
C:U盘
D:机械硬盘
答案: 【机械硬盘】

2、问题:现代计算机的存储子系统一般包含主存、Cache、CPU内部寄存器、硬盘等部分，它们按照存取速度由快到慢依次是（）。
选项：
A:Cache、主存、CPU内部寄存器、硬盘
B:CPU内部寄存器、Cache、主存、硬盘
C:CPU内部寄存器、主存、Cache、硬盘
D:主存、CPU内部寄存器、Cache、硬盘
答案: 【CPU内部寄存器、Cache、主存、硬盘】

3、问题:计算机存储子系统采用分层体系结构的主要目的是（）。
选项：
A:便于系统升级
B:便于读写数据
C:便于减小机箱体积
D:便于解决存储容量、速度和价格之间的矛盾
E:便于降低功耗
答案: 【便于解决存储容量、速度和价格之间的矛盾】

4、问题:微机中的Cache存储器通常采用（）基本存储单元构造。
选项：
A:SRAM
B:DRAM
C:Flash
D:EPROM
E:E2PROM
答案: 【SRAM】

5、问题:在主存储器的设计过程中，下列属于系统结构范畴的问题是（）。
选项：
A:主存的读写时钟频率
B:主存的容量和编址模式
C:是否使用多体交叉结构
D:采用具体存储芯片的个数
E:采用全地址译码还是部分地址译码
答案: 【主存的容量和编址模式】

6、问题:计算机系统中，与主存储器相比，辅存储器的特点是（）。
选项：
A:容量大、速度快、成本高
B:容量大、速度慢、成本低
C:容量小、速度快、成本高
D:容量小、速度快、成本低
答案: 【容量大、速度慢、成本低】

7、问题:Flash存储器是一种（）存储器。
选项：
A:只读半导体
B:可擦除只读半导体
C:先入先出
D:随机读写
答案: 【随机读写】

8、问题:下列关于静态RAM与动态RAM的说法中，错误的是（）。
选项：
A:静态RAM基本存储单元体积大，成本高，但读写速度快
B:动态RAM基本存储单元体积小，成本低，但读写速度慢
C:动态RAM需要定期刷新
D:静态RAM主要用于构成主存
答案: 【静态RAM主要用于构成主存】

9、问题:将32位的数据0x12345678，存入0x80000000开始的内存单元，如果采用大端模式，则在0x80000003单元存放的数据是（）。
选项：
A:0x12
B:0x34
C:0x56
D:0x78
答案: 【0x78】

10、问题:下列存储器件中，掉电后信息会丢失的是（）。
选项：
A:EEPROM
B:SRAM
C:NVRAM
D:Nand Flash
答案: 【SRAM】

11、问题:在多级存储体系结构结构中，Cache-主存结构主要解决的矛盾是（）。
选项：
A:速度与容量
B:容量与成本
C:速度与成本
D:以上都是
答案: 【速度与成本】

12、问题:Cache技术和虚拟存储技术的相同点不包括（）。
选项：
A:均仅通过硬件技术实现
B:以访问局部性原理为基础
C:采用类似的调度策略
D:对应用程序开发者来说均是透明的
答案: 【均仅通过硬件技术实现】

13、问题:下列说法中正确的是（）。
选项：
A:虚拟存储技术提高了计算机的运算速度
B:Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分
C:和冯·诺依曼结构相比，哈佛结构最本质的特点是程序无需存储在存储器中
D:主存只能由易失性的随机读写存储器构成的
E:主存主要是由易失性的随机读写存储器构成的
答案: 【主存主要是由易失性的随机读写存储器构成的】

14、问题:在低位四体交叉存储器中，若处理器要访问的地址（十进制）为3、6、9、12、15、18、21、24…、300，则理论上该存储器比单体存储器的平均访问速度提高了（）倍。
选项：
A:1
B:2
C:3
D:4
答案: 【4】

15、问题:某SRAM存储芯片的数据线宽度为32bit，地址线宽度为24bit，则该芯片的存储容量为（）。
选项：
A:16MB
B:32MB
C:64MB
D:128MB
答案: 【64MB】

16、问题:若需要扩展64K容量的内存，下面几种方案从总线负载和系统连接复杂性角度考虑，最好的是（）。
选项：
A:采用8片64K×1bit的芯片
B:采用8片8K×8bit的芯片
C:采用8片16K×4bit的芯片
D:上述三种方案都一样
答案: 【采用8片64K×1bit的芯片】

17、问题:地址输入端为8、数据输出端为4的ROM芯片，其存储容量应表示为（）。
选项：
A:16×4bit
B:32×8bit
C:256×4bit
D:512×8bit
答案: 【256×4bit】

18、问题:若某8位微处理器系统的存储器地址空间为0x0000~0x3FFF，则系统的存储容量为（）。
选项：
A:4KB
B:8KB
C:16KB
D:32KB
答案: 【16KB】

19、问题:某微处理器系统具有16根地址线，8根数据线。现采用SRAM6264(8k*8bit) 存储芯片组成存储系统，要得到最大存储容量，需要的存储芯片个数是（）。
选项：
A:8
B:16
C:32
D:64
答案: 【8】

20、问题:若某微处理器系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片搭建存储子系统，试问采用线选译码时最多可以扩展（）片2114存储芯片。
选项：
A:12
B:20
C:24
D:32
答案: 【12】

21、问题:在多级存储结构中，Cache的主要作用是解决（）的问题。
选项：
A:寄存器数量太少
B:外设数据传输速度过慢
C:CPU主频过慢
D:主存访问速度不足
答案: 【主存访问速度不足】

22、问题:下列属于动态RAM特点的是（）。
选项：
A:存储内容动态变化
B:需要定时刷新
C:存储的数据具有非易失性
D:可以不按地址进行访问
答案: 【需要定时刷新】

23、问题:CPU将要执行的程序段（包括代码和数据）应存放于计算机的（）中。
选项：
A:主存
B:辅存
C:指令寄存器
D:外设接口
答案: 【主存】

24、问题:下列因素中，与Cache命中率无关的是（）。
选项：
A:主存存取时间
B:Cache块的大小
C:Cache容量
D:Cache组织方式
答案: 【主存存取时间】

25、问题:下列措施中，不是用于改善存储系统访问速度的是（）。
选项：
A:使用Cache技术
B:使用虚拟存储技术
C:选择读写速度更快的存储芯片
D:存储芯片采用多体交叉的组织形式
答案: 【使用虚拟存储技术】

26、问题:在分页管理的存储系统中，内存管理单元MMU的主要作用是（）。
选项：
A:分配内存
B:转换地址
C:提高速度
D:完成加密
E:管理路由查找表
F:管理文件分配表
G:管理地址映射表
H:管理中断向量表
答案: 【转换地址;
管理地址映射表】

27、问题:CPU对存储器完成一次读操作所需的时间称为一个（）。
选项：
A:指令周期
B:总线周期
C:时钟周期
D:中断周期
答案: 【总线周期】

28、问题:下面对“堆栈”最好的解释是（）。
选项：
A:固定地址的一块内存区域
B:按“后进先出”原则组织的一块内存区域
C:遵循“向上”增长原则的一块内存区域
D:必须按字操作访问的一块内存区域
答案: 【按“后进先出”原则组织的一块内存区域】

29、问题:某显示器分辨率为2048×2048，24bits真彩色，则其所需的显示缓存至少为（）。
选项：
A:10MB
B:12MB
C:14MB
D:16MB
答案: 【12MB】

30、问题:微型计算机中的主存通常采用（）半导体工艺构造。
选项：
A:SRAM
B:DRAM
C:EPROM
D:Flash
答案: 【DRAM】

31、问题:将0xAABBCCDD存入0x80000000开始的内存单元，若采用小端模式，则0x80000002单元存放的字节是（）。
选项：
A:0xAA
B:0xBB
C:0xCC
D:0xDD
答案: 【0xBB 】

32、问题:设某微处理器系统地址线宽度为13bit，按字节编址，若指定采用全译码法，则采用1K×4bit的芯片组成存储系统时，最多可扩展的芯片数量是（）片。
选项：
A:8
B:16
C:20
D:24
答案: 【16】

33、问题:当数据压入堆栈时SP的值减小，且当数据全部入栈后SP指向最后一个入栈数据的下一个存储单元，这种堆栈称为（）。
选项：
A:满递增
B:满递减
C:空递增
D:空递减
答案: 【空递减】

34、问题:下列属于动态RAM特点的是（）。
选项：
A:存储内容动态变化
B:需要定时刷新
C:存储的数据具有非易失性
D:可以不按地址进行访问
E:需要动态改变访存地址
答案: 【需要定时刷新】

35、问题:在分页管理的存储系统中，（）通过地址映射表来完成虚拟地址到物理地址的转换。
选项：
A:算术逻辑单元ALU
B:内存管理单元MMU
C:寄存器Register
D:I/O接口
E:地址译码器
F:奇偶校验器
G:中断向量表
答案: 【内存管理单元MMU】

36、问题:某存储芯片容量为64k1bit，其内部采用NN的双译码结构时，片内共应有2N条地址信号线，该处N=（）。
选项：
A:128
B:256
C:512
D:32k
E:64k
F:16
答案: 【256】

37、问题:

选项：
A:128k×10bits
B:64k×9bits
C:128k×9bits
D:64k×10bits
E:128k×16bits
F:64k×16bits
答案: 【128k×10bits】

38、问题:下列常见的存储设备，不属于半导体存储器件的是（）。
选项：
A:内存
B:固态硬盘
C:U盘
D:机械硬盘
答案: 【机械硬盘】

39、问题:存储体系结构中包含主存、Cache、CPU内部寄存器、硬盘等存储设备，按照CPU存取速度，由快到慢依次是（）。
选项：
A:Cache、主存、CPU内部寄存器、硬盘
B:CPU内部寄存器、Cache、主存、硬盘
C:CPU内部寄存器、主存、Cache、硬盘
D:主存、CPU内部寄存器、Cache、硬盘
答案: 【CPU内部寄存器、Cache、主存、硬盘】

40、问题:计算机存储子系统采用分级存储体系的主要目的是（）。
选项：
A:便于系统升级
B:便于读写数据
C:便于减小机箱体积
D:便于解决存储容量、速度和价格之间的矛盾
答案: 【便于解决存储容量、速度和价格之间的矛盾】

41、问题:微型计算机中的Cache通常采用（）基本存储单元构造。
选项：
A:SRAM
B:DRAM
C:Flash
D:EPROM
答案: 【SRAM】

42、问题:在主存储器设计过程中，下列属于系统结构范畴的问题是（）。
选项：
A:主存的时钟频率
B:主存的容量和编址模式
C:是否使用多体交叉
D:是否采用MOS
答案: 【主存的容量和编址模式】

43、问题:与内存储器相比，外存储器的特点是（）。
选项：
A:容量大、速度快、成本高
B:容量大、速度慢、成本低
C:容量小、速度快、成本高
D:容量小、速度快、成本低
答案: 【容量大、速度慢、成本低】

44、问题:半导体存储器Flash是指（）。
选项：
A:可编程只读存储器
B:可擦除可编程只读存储器
C:随机读写存储器
D:闪速存储器
答案: 【闪速存储器】

45、问题:下列关于静态RAM与动态RAM的说法中，错误的是（）。
选项：
A:静态RAM容量小，速度快
B:动态RAM容量大，速度慢
C:动态RAM需要定期刷新
D:静态RAM用于构成主存
答案: 【静态RAM用于构成主存】

46、问题:下列存储器件中，掉电后其中信息不会丢失的是（）。
选项：
A:Cache
B:SRAM
C:DRAM
D:Nand Flash
答案: 【Nand Flash】

47、问题:Cache技术和虚拟存储技术的相同点不包括（）。
选项：
A:均通过硬件技术实现
B:以访问局部性原理为基础
C:采用类似的调度策略
D:对用户均是透明的
答案: 【均通过硬件技术实现】

48、问题:下列说法中正确的是（）。
选项：
A:虚拟存储技术提高了计算机的速度
B:Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分
C:Cache功能全部由硬件实现
D:主存是由易失性的随机读写存储器构成的
答案: 【Cache功能全部由硬件实现】

49、问题:在低位四体交叉存储器中，若处理器要访问的地址（十进制）为3、6、9、12、…、300，则该存储器比单体存储器理论平均访问速度提高（）倍。
选项：
A:1
B:2
C:3
D:4
答案: 【4】

50、问题:某存储器的数据线宽度为32bit，地址线宽度为24bit，则该储存器的存储容量为（）。
选项：
A:16MB
B:32MB
C:64MB
D:128MB
答案: 【16MB】

51、问题:下列ROM芯片地址输入端为8，数据输出端为4的是（）。
选项：
A:16×4bit
B:32×8bit
C:256×4bit
D:512×8bit
答案: 【256×4bit】

52、问题:若某8位计算机系统的存储器地址空间为0x0000~0x3FFF，则系统的存储容量为（）。
选项：
A:4KB
B:8KB
C:16KB
D:32KB
答案: 【16KB】

53、问题:某微机系统中具有16根地址线，8根数据线，现采用SRAM6264(8k*8bit) 存储芯片组成存储系统，要得到最大存储容量，需要的存储芯片个数是（）。
选项：
A:8
B:16
C:32
D:64
答案: 【8】

54、问题:20. 若某系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时最多可以扩展（）片2114存储芯片。
选项：
A:12
B:20
C:24
D:32
答案: 【12】

55、问题:将32位的数据0x12345678，存入0x80000000开始的内存单元，如果采用大端模式，则在0x80000003单元存放的数据是（）。（注：“0x”表示16进制）
选项：
A:0x12
B:0x34
C:0x56
D:0x78
答案: 【0x78】

56、问题:若某8位微处理器系统的存储器地址空间为0x0000~0x3FFF，则系统的存储容量为（）。（注：“0x”表示16进制）
选项：
A:4KB
B:8KB
C:16KB
D:32KB
答案: 【16KB】

57、问题:将数据0xAABBCCDD存入地址0x80000000开始的内存单元。若采用小端模式，则0x80000002单元存放的字节是（）。（注：“0x”表示16进制）
选项：
A:0xAA
B:0xBB
C:0xCC
D:0xDD
答案: 【0xBB】

58、问题:评价半导体存储芯片性能时，通常不包括的指标是（）。
选项：
A:存取周期
B:可靠性
C:功耗
D:缓存容量
E:接口标准
F:存储容量
答案: 【缓存容量】

59、问题:以下无法提升数据存取并行度和吞吐量的是（）。
选项：
A:多字宽存储器
B:二维地址译码存储器
C:多体交叉编址存储器
D:双端口存储器
答案: 【二维地址译码存储器】

60、问题:某SDRAM存储芯片的标称容量为256Mb（16 M 4bit 4 banks），可推测该芯片具有（）。
选项：
A:1条数据线、内部16组12×12地址矩阵
B:4条数据线、内部4组12×12地址矩阵
C:4条数据线、内部1组12×12地址矩阵
D:1条数据线、内部8组12×12地址矩阵
答案: 【4条数据线、内部4组12×12地址矩阵】

61、问题:下列常见的存储器件或设备中，不属于半导体存储器的是（）。
选项：
A:内存
B:固态硬盘
C:U盘
D:机械硬盘
E:光盘
答案: 【机械硬盘】

62、问题:下列关于静态RAM与动态RAM的说法中，错误的是（）。
选项：
A:静态RAM基本存储单元体积大，成本高，但读写速度快
B:动态RAM基本存储单元体积小，成本低，但读写速度慢
C:动态RAM需要定期刷新
D:静态RAM主要用于构成主存
E:动态RAM的存储密度比静态RAM大
答案: 【静态RAM主要用于构成主存】

63、问题:下列存储器件中，掉电后信息会丢失的是（）。
选项：
A:EEPROM
B:SRAM
C:NVRAM
D:Nand Flash
E:DRAM
F:Cache
答案: 【SRAM;
DRAM;
Cache】

64、问题:Cache技术和虚拟存储技术的相同点不包括（）。
选项：
A:均仅通过硬件技术实现
B:以访问局部性原理为基础
C:采用类似的调度策略
D:对应用程序开发者来说均是透明的
E:失效时处理器会切换进程以完成内容替换
答案: 【均仅通过硬件技术实现;
失效时处理器会切换进程以完成内容替换】

65、问题:在多级存储结构中，Cache的主要作用是解决（）的问题。
选项：
A:寄存器数量太少
B:外设数据传输速度过慢
C:CPU主频过慢
D:主存访问速度不足
E:存储器成本太高
F:存储容量不够
答案: 【主存访问速度不足】

66、问题:CPU将要执行的程序段（包括代码和数据）应存放于计算机的（）中。
选项：
A:主存
B:辅存
C:指令寄存器
D:外设接口
E:页表
答案: 【主存】

67、问题:下列不是合法8421BCD编码的是（）。
选项：
A:0111 1001
B:1101 0110
C:0000 1100
D:1000 0101
E:0000 0011
答案: 【1101 0110;
0000 1100】

68、问题:某计算机字长为32位，存储器按字节编址，采用小端方式（Little Endian）存放数据。假设有一个16进制数据0x1122334455667788，存放在地址0x00008040开始的连续存储单元里，则地址为0x00008046的存储单元存放的是字节（）。
选项：
A:11
B:22
C:33
D:44
E:55
F:66
G:77
H:88
答案: 【22】

69、问题:下列说法中正确的是（）。
选项：
A:当机器采用原码表示时， 0有两种编码方式
B:当机器采用反码表示时， 0有两种编码方式
C:当机器采用补码表示时， 0有两种编码方式
D:无论机器采用何种编码方式表示，0都有两种编码方式
答案: 【当机器采用原码表示时， 0有两种编码方式】

70、问题:某机器字长为8位，采用原码表示带符号数时，机器数所能表示的范围是（）。
选项：
A:-127~+127
B:-128~+127
C:-127~+128
D:-128~+128
答案: 【-127~+127】

71、问题:设十进制数x=103，y=-25，下面表达式在采用8位定点补码运算时会产生溢出的是（）。
选项：
A:x+y
B:-x+y
C:x-y
D:-x-y
答案: 【x-y】

72、问题:下面关于Cache的论述中，正确的是（）。
选项：
A:Cache是一种介于主存和辅存之间的存储器
B:Cache不命中时，需要从内存中取新的字节代替Cache中最近访问过的字节
C:Cache的命中率必须很高，一般要达到90%以上
D:Cache中的信息必须与主存中的信息时刻保持一致
E:Cache与主存之间的数据交换由硬件和操作系统共同完成的
F:主存-Cache结构主要解决存储容量问题
答案: 【Cache的命中率必须很高，一般要达到90%以上】

73、问题:某计算机主存按字节编址，容量为64kB，其中ROM区为4kB，其余为RAM区。若采用2k8的ROM芯片和4k4的RAM芯片来搭建，则需要ROM和RAM芯片的数目分别为（）。
选项：
A:2，30
B:2，15
C:4，15
D:4，30
答案: 【2，30】

74、问题:若使用若干个2k4的芯片搭建一个8k8的存储器，则地址（16进制）为0x0B1F的存储单元所在的那个芯片，其最小地址为（）。
选项：
A:0x0800
B:0x0000
C:0xFFFF
D:0x1FF0
E:0x0700
答案: 【0x0800】

75、问题:连续两次启动同一存储器所需的最小时间间隔称为（）。
选项：
A:存储周期
B:存取周期
C:访问周期
D:指令周期
E:机器周期
答案: 【存储周期】

76、问题:采用八体并行低位交叉存储器时，设每个体存储容量为32k*16bit，存储周期为400ns，则下列说法正确的是（）。
选项：
A:在400ns内，存储器可向CPU提供2^7bit数据
B:在100ns内，每个体可向CPU提供2^7bit数据
C:在400ns内，存储器可向CPU提供2^8bit数据
D:在100ns内，每个体可向CPU提供2^8bit数据
答案: 【在400ns内，存储器可向CPU提供2^7bit数据】

77、问题:现代CPU系统内将指令Cache和数据Cache分离的主要目的是（）。
选项：
A:降低Cache的缺失损失
B:提高Cache的命中率
C:降低CPU的平均访存时间
D:减少指令流水线的资源冲突
答案: 【减少指令流水线的资源冲突】

78、问题:Cache的块映射规则中，冲突概率最小的是（）。
选项：
A:全相联映射
B:组相联映射
C:直接映射
D:不一定
答案: 【全相联映射】

79、问题:Cache的块替换规则中，LRU算法将替换掉那些（）块。
选项：
A:在Cache中驻留时间最长且未被引用
B:在Cache中驻留时间最短且未被引用
C:在Cache中驻留时间最长且仍被引用
D:在Cache中驻留时间最短且仍被引用
答案: 【在Cache中驻留时间最长且未被引用】

80、问题:下列关于页式虚拟存储器的说法，正确的是（）。
选项：
A:页面大小由程序的模块划分确定。
B:可以将整个运行的程序全部装入内存。
C:可以从逻辑上极大地扩充内存容量，并提高了内存的利用率和灵活性。
D:如果页面设置的很小，则主存中能够存放的页面数多，缺页频率低，换页次数少，有助于提升系统速度。
答案: 【可以从逻辑上极大地扩充内存容量，并提高了内存的利用率和灵活性。】

81、问题:某存储芯片有6根地址输入线，其内部采用单译码方式时译码输出线数目为（），采用双译码方式时译码输出线数目为（）。
选项：
A:64，16
B:64，32
C:16，16
D:64，64
E:16，64
F:32，32
答案: 【64，16】

【作业】第三章总线技术与总线标准第三章作业

小提示:本节包含奇怪的同名章节内容

1、问题:串行总线传输方式特点是什么？其发送时钟和接收时钟与波特率有什么关系？
评分规则: 【串行总线传输方式特点:1）采用单条传输线来传输数据，减小了传输成本，增加了收发双方的复杂性。2）一般传输距离比较远。3）引入差分信号线后，可以极大提高传输速度4）传输过程中容易引起误码，需差错控制。……
其关系如下：1、同步串行通信方式下，收发双方会在规定的时钟沿进行数据的接收或发送，因此一般有: 收发时钟频率=收发波特率；2、异步串行通信方式下，接收时钟频率=n*波特率 (通常波特率因子n可以设置为8,16,64…)；发送时钟频率=波特率 (即通常波特率因子n=1)；实际应用中可根据要求传输的时钟频率和所选择的倍数n来计算波特率，以便在发送和接收双方进行约定。
】

2、问题:总线传输方式有哪几种？同步总线传输对收发模块有什么要求？什么情况下应该采用异步传输方式，为什么？
评分规则: 【总线传输方式按照不同角度可分为同步和异步传输，串行和并行传输，单步和突发方式。
同步总线传输时，总线上收模块与发模块严格按系统时钟来统一定时收发模块之间的传输操作。
异步总线常用于各模块间数据传送时间差异较大的系统，因为这时很难同步，采用异步方式没有固定的时钟周期，其时间可根据需要可长可短。
】

3、问题:什么是总线周期？对多主控系统，总线周期分为哪几个阶段？每个阶段主要完成什么任务？
评分规则: 【 1）总线设备通过总线完成一次完整信息交换的时间成为总线周期；
2）在含多主控的系统中，总线周期通常分为四个阶段：请求及仲裁、寻址、数据传输和结束；
3）请求及仲裁阶段由需要使用总线的主模块提出请求，由仲裁器确定把下一个传输周期使用权分配给哪一个请求源；寻址阶段主模块发出地址及有关控制命令；主从模块进行数据传输；结束阶段主从模块有关信息从总线上撤销，归还总线。
】

4、问题:发送时钟和接收时钟与波特率有什么关系？
评分规则: 【其关系如下：发/收时钟频率=n*(发/收波特率) (其中n=1,16,64)实际应用中可根据要求传输的时钟频率和所选择的倍数n来计算波特率。
】

5、问题:下图为异步串行通信发送方发送某字符的波形图，字符从低位开始发送（即起始位之后的第一位为D0）。

请回答如下问题： 1）假设传输没有错误，请问本次传输采用的校验方法是哪一种？为什么？2）假设传输没有错误，本次发送方发送的是什么字符？3）请简述异步串行通信接收方如何实现正确的采样？
评分规则: 【 1）本次传输采用了奇校验，因为有效数据位加冗余位1的个数为奇数。
2）本次传输的是英文字母‘U’，其ASCII编码为01010101。
3）检测起始位：接收时钟应设置为波特率的N（=8,16,32…）倍，接收方每个时钟采样一次信号线，在发现电平由高到低跳变（线路上空闲状态为高电平）并持续N/2个时钟之后，即表示接收到新帧；接收数据位：之后接收方每N个时钟采样一次信号线（刚好可以采用到每个bit中间电平稳定的位置），直到检测到结束位。由于控制了帧长度，即便收发双方本地时钟存在偏差，接收方采样也不至于偏出。
】

【作业】第四章存储器子系统第四章作业

小提示:本节包含奇怪的同名章节内容

1、问题:由一个具有8个存储体的低位多体交叉存储体中，如果处理器的访存地址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少（忽略初启时的延时）？（1）1001，1002，1003，1004, 1005…, 1100（2）1002，1004，1006，1010, 1012…. 1200（3）1003，1006，1011，1014, 1017…, 1300
评分规则: 【 (1)访存单元集中在8个体内，故存储器比单体存储器的平均访问速度提高近8倍；
（2）访存单元集中在4个体内，故存储器比单体存储器的平均访问速度提高近4倍；
（3）访存单元集中在8个体内，故存储器比单体存储器的平均访问速度提高近8倍；
】

2、问题:对于一个有16根地址总线的微处理器系统中，采用8K*1位存储芯片形成64KB存储器，试给出每个芯片的地址范围。
评分规则: 【第一片0000~1FFF，第二片2000~3FFF，第三片4000~5FFF，第四片6000~7FFF，第五片8000~9FFF，第六片A000~BFFF，第七片C000~DFFF，第八片E000~FFFF
】

3、问题:已知某计算机控制系统中RAM容量为4K×8位，首地址为0x4800，则其最后一个单元的地址为多少（要求给出计算过程）？
评分规则: 【 4K可以写作0x1000最后一个单元的地址=0x4800 + 0x1000 – 1 = 0x57FF。
】

4、问题:若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用 SRAM2114(1K4)存储芯片组成存储子系统，试问采用线选译码时需要多少个2114存储芯片？
评分规则: 【 该系统最大寻址空间（即最大存储容量）=(2^24) 8bit=16MBytes若采用SRAM2114(1K*4)芯片搭建存储子系统，2114芯片本身需要10根地址线做片内寻址，剩下只有14根地址线可用于片选译码，即最多可设计14组（每组2片）2114芯片。因此系统中2114芯片的数量为：2片/组×14组=28片
】

5、问题:由一个具有8个存储体的低位多体交叉存储体中，如果处理器的访存地址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少（忽略初启时的延时）？（1）1001，1002，1003，…，1100（2）1002，1004，1006，…，1200（3）1003，1006，1011，…，1300
评分规则: 【 (1)低位多体交叉存储体包含8个存储体，比单体存储器的平均访问速度提高8倍；
（2）访存单元集中在4个体内，故存储器比单体存储器的平均访问速度提高4倍；
（3）访存地址除8的余数分别为3、6、1、4、7、1、5、0、3，故比单体存储器的平均访问速度接近3倍
】

6、问题:若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用 SRAM2114(1K4)存储芯片组成存储系统，试问采用线选译码时需要多少个2114存储芯片？
评分规则: 【 该存储器的存储容量=224 8bit=16M字节需要SRAM2114(1K*4)存储芯片数目：（16M×8）/（1K×4）= 160组×2片/组=320片
】

7、问题:作业题1由一个具有8个存储体的低位多体交叉存储体中，如果处理器的访存地址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少（忽略初启时的延时）？（1）1001，1002，1003，1004, 1005…, 1100（2）1002，1004，1006，1010, 1012…. 1200（3）1003，1006，1011，1014, 1017…, 1300
评分规则: 【 (1)访存单元集中在8个体内，故存储器比单体存储器的平均访问速度提高近8倍；
(2)访存单元集中在4个体内，故存储器比单体存储器的平均访问速度提高近4倍；
(3)访存单元集中在8个体内，故存储器比单体存储器的平均访问速度提高近8倍；
】

8、问题:某低位多体交叉存储器中有8个独立的物理存储体。若处理器的访存地址为以下八进制值，求该存储器比单体存储器的平均访问速度提高了多少（忽略初启时的延时）。（1）1001，1002，1003，1004, 1005,…,1100（2）1002，1004，1006，1010, 1012,…,1200（3）1003，1006，1011，1014, 1017,…,1300
评分规则: 【 (1)访存单元集中在8个体内，故存储器比单体存储器的平均访问速度提高近8倍；
（2）访存单元集中在4个体内，故存储器比单体存储器的平均访问速度提高近4倍；
（3）访存单元集中在8个体内，故存储器比单体存储器的平均访问速度提高近8倍；
】

9、问题:在一个有16根地址总线的微处理器系统中，采用8k*1位的存储芯片构成64kB存储器，试给出每个芯片的地址范围（采用十六进制）。
评分规则: 【第一片0x0000~0x1FFF，第二片0x2000~0x3FFF第三片0x4000~0x5FFF，第四片0x6000~0x7FFF第五片0x8000~0x9FFF，第六片0xA000~0xBFFF第七片0xC000~0xDFFF，第八片0xE000~0xFFFF
】

10、问题:在某计算机控制系统中，已知RAM容量为4k*8位，若其首地址为0x4800（十六进制），则其最后一个单元的地址（十六进制）为多少？要求给出计算过程。
评分规则: 【 4k可以写作0x1000，因此最后一个单元的地址=0x4800 + 0x1000 – 1 = 0x57FF。
】

11、问题:若某微处理器有24条地址线，字长为8位，则其最大寻址空间为多少？现用 SRAM2114(1k4)存储芯片搭建其存储子系统，试问：采用线选译码时，需要多少个2114存储芯片？
评分规则: 【 该系统最大寻址空间（即最大存储容量）=(2^24) 8bit=16MBytes
若采用SRAM2114(1K*4)芯片搭建存储子系统，2114芯片本身需要10根地址线做片内寻址，剩下只有14根地址线可用于片选译码，即最多可设计14组（每组2片）2114芯片。因此系统中2114芯片的数量为：2片/组×14组=28片。
】

第五章输入输出子系统第五章测验

小提示:本节包含奇怪的同名章节内容

1、问题:I/O接口按时序控制方式可分为同步接口和异步接口，这两类接口的区别是（）。
选项：
A:数据传输是否由统一的时序信号控制
B:是否存在握手机制
C:数据传输过程中是否可使用于仲裁机制
D:数据传输过程中是否需要CPU介入
答案: 【数据传输是否由统一的时序信号控制】

2、问题:计算机系统中，外设接口至少应具备一个（）。
选项：
A:控制端口
B:状态端口
C:地址端口
D:数据端口
答案: 【数据端口】

3、问题:某微机系统中，存储器地址为0x0000~0x1FFF，并行接口芯片地址为0x0100~0x0103，该系统中I/O编址方式为（）。
选项：
A:统一编址
B:独立编址
C:全译码编址
D:部分译码编址
答案: 【独立编址】

4、问题:直接存储器访问（DMA）方式访问接口的优点在于（）。
选项：
A:传输过程中不需要经过系统总线
B:由CPU控制数据传输的全过程
C:需要进行数据传输时外设通知CPU开始传输
D:数据传输过程中不需要CPU介入
答案: 【数据传输过程中不需要CPU介入】

5、问题:在CPU响应某一中断的过程中，若希望禁止其他中断应利用（）。
选项：
A:中断现场
B:中断向量
C:中断断点
D:中断屏蔽标志
答案: 【中断屏蔽标志】

6、问题:中断响应过程中，若CPU需要在处理完成后回到断点处继续执行，需要进行（）。
选项：
A:现场保护
B:设置中断向量
C:中断屏蔽
D:中断优先级判断
答案: 【现场保护】

7、问题:CPU根据（）判断当前中断产生的原因。
选项：
A:断点信息
B:中断类型号
C:中断向量
D:键盘输入
E:中断优先级
答案: 【中断类型号】

8、问题:若需要设计一个拥有80个按钮的键盘，最经济的方式是使用（）结构。
选项：
A:80线线性键盘
B:99矩阵键盘
C:10线动态线性键盘
D:88矩阵键盘
答案: 【9*9矩阵键盘】

9、问题:CPU实现异步串行发送功能时，接口中一定会用到的是电路模块是（）。
选项：
A:同步控制器
B:3-8译码器
C:串并转换器
D:并串转换器
答案: 【并串转换器】

10、问题:下列器件中，不属于外设的是（）。
选项：
A:打印机
B:内存
C:扫描仪
D:显示器
答案: 【内存】

11、问题:为了提高处理器对外设的响应速度，处理器与外设之间最好采用（）方式。
选项：
A:无条件传输
B:条件查询
C:中断传输
D:DMA传输
答案: 【中断传输】

12、问题:对于需要在外设与存储器之间进行大批数据高速传输的情况，下列最合适的方式是（）。
选项：
A:无条件传输
B:条件查询
C:中断传输
D:DMA传输
答案: 【DMA传输】

13、问题:处理器发送给外设的命令数据，一般会存放在接口电路中的哪（）端口里。
选项：
A:控制端口
B:数据端口
C:状态端口
D:地址端口
答案: 【数据端口】

14、问题:下列无需CPU执行指令的数据传输方式是（）。
选项：
A:无条件
B:查询
C:DMA
D:中断
答案: 【DMA】

15、问题:使用程序查询方式进行数据传输时，导致微处理器效率低下的主要原因是（）。
选项：
A:处理器需要不停地读取外设状态，并进行判断才能决定是否进行数据传输
B:需要传输的数据量大
C:数据传输中需要保存工作状态
D:数据传输后需要恢复工作状态
答案: 【处理器需要不停地读取外设状态，并进行判断才能决定是否进行数据传输】

16、问题:在常用的I/O数据传输控制方式中，中断方式的特点是（）。
选项：
A:数据传输由外设主动发起
B:数据传输由处理器主动发起
C:在传输的整个过程中不需要CPU介入
D:传输速率快
E:数据传输经由专用的总线
答案: 【数据传输由外设主动发起】

17、问题:相对于独立编址，I/O端口采用统一编址的优点是（）。
选项：
A:可使存储器地址空间最大化
B:可使端口地址空间最大化
C:需要专门的信号线来区分地址总线上出现的是存储单元地址还是端口地址
D:存储器与端口可以采用相同的指令访问
E:I/O读写效率提高
F:存储器和I/O的寻址空间都得到了最大化
答案: 【存储器与端口可以采用相同的指令访问】

18、问题:关于微处理器的系统地址总线，以下说法正确的是（）。
选项：
A:可用于对接口内不同端口进行地址译码
B:可用于在微处理器与控制端口之间传送信息
C:可用于在微处理器与数据端口之间传送信息
D:可用于在微处理器与状态端口之间传送信息
答案: 【可用于对接口内不同端口进行地址译码】

19、问题:关于I/O接口电路中保存的控制信息，说法正确的是（）。
选项：
A:来自微处理器系统地址总线
B:来自微处理器系统数据总线
C:来自微处理器系统状态总线
D:来自外设
答案: 【来自微处理器系统数据总线】

20、问题:关于I/O接口电路中保存的外设状态信息，说法正确的是（）。
选项：
A:可以利用系统地址总线送给处理器
B:可以利用系统数据总线送给处理器
C:必须利用系统控制总线送给处理器
D:必须利用专用总线送给处理器
答案: 【可以利用系统数据总线送给处理器】

21、问题:对于某低速外设，微处理器希望只有当外设准备好数据后才与之进行数据交互。要完成这种数据传输需求，最好选用（）。
选项：
A:无条件传送
B:查询传送
C:中断传送
D:DMA传送
答案: 【中断传送】

22、问题:关于微处理器系统中的中断技术，以下说法正确的是（）。
选项：
A:能够减轻外设负担
B:能够减轻微处理器负担
C:能够使数据传输速率达到最高
D:能够增加数据交换精度
答案: 【能够减轻微处理器负担】

23、问题:在微处理器系统中，中断向量通常是指（）。
选项：
A:中断服务程序的入口地址
B:中断源的优先级
C:中断发生的先后顺序
D:中断源的类型编号
E:中断服务程序的首指令
F:中断服务程序的首地址
答案: 【中断服务程序的入口地址;
中断服务程序的首地址】

24、问题:在外设接口中，通常状态寄存器的作用是存放（）。
选项：
A:CPU给外设的命令
B:外设给CPU的命令
C:外设的工作状态
D:CPU的工作状态
答案: 【外设的工作状态】

25、问题:除了I/O设备本身的性能外，影响嵌入式系统I/O数据传输速度的主要因素是（）。
选项：
A:CPU的时钟
B:总线的传输速率
C:主存的容量
D:寄存器的数目
答案: 【总线的传输速率】

26、问题:关于I/O接口中控制端口的描述，正确的是（）。
选项：
A:其内容来自于系统地址总线
B:其内容来自于系统控制总线
C:其内容来自于系统数据总线
D:以上描述都不对
答案: 【其内容来自于系统数据总线】

27、问题:在主机与外设进行数据交换时，为解决两者之间的同步与协调、数据格式转换等问题，必须要引入（）。
选项：
A:数据缓冲器
B:地址译码器
C:I/O接口
D:串并转换器
答案: 【I/O接口】

28、问题:主机与外设交换数据时，与查询方式相比，采用中断控制方式的主要优点是（）。
选项：
A:系统实时性更强
B:外设功耗更小
C:硬件成本更低
D:软件移植性更好
答案: 【系统实时性更强】

29、问题:在把模拟量转换为数字量的过程中，由于数字量不能连续变化而造成的误差称为（）。
选项：
A:孔径误差
B:量化误差
C:偏移误差
D:非线性误差
答案: 【量化误差】

30、问题:下列关于DMA的说法，错误的是（）。
选项：
A:DMA的传输过程无需CPU的参与
B:在DMA传输过程中，源地址和目的地址均由硬件指定
C:DMA控制器可以对传输的数据进行逻辑运算和其他处理
D:利用DMA控制器，CPU和I/O设备可以在一定程度上实现并行工作
E:CPU只启动DMA，而不干预数据传输过程
F:传输的数据需经过CPU的控制器
G:可直接在外设和内存之间传输数据
H:数据的传输可由硬件完成而不需软件介入
答案: 【DMA控制器可以对传输的数据进行逻辑运算和其他处理;
传输的数据需经过CPU的控制器】

31、问题:微处理器系统中，一般中断类型号是指（）。
选项：
A:中断服务程序的起始存放地址
B:中断向量表中的地址指针
C:中断向量表的起始存放地址
D:中断服务程序的编号
答案: 【中断服务程序的编号】

32、问题:下列关于中断的说法，正确的是（）。
选项：
A:一个计算机系统只需要一个中断源
B:中断只能执行数据传输的任务
C:中断响应过程中允许嵌套
D:中断的发生时刻都可预知
答案: 【中断响应过程中允许嵌套】

33、问题:某微处理器系统中，存储器地址范围为0x0000~0x1FFF，并行接口芯片地址范围为0x0100~0x0103，则可以推断该系统中I/O编址方式为（）。（注：“0x”表示16进制）
选项：
A:统一编址
B:独立编址
C:全译码编址
D:部分译码编址
E:线译码
答案: 【独立编址】

34、问题:通常情况下，CPU可根据（）判断当前中断产生的原因。
选项：
A:中断优先级
B:中断向量
C:断点信息
D:中断类型号
E:现场信息
答案: 【中断类型号】

35、问题:微处理器系统中，以下不属于“异常”的是（）。
选项：
A:子程序调用
B:系统复位
C:软件中断
D:未定义指令陷阱
答案: 【子程序调用】

36、问题:微处理器系统响应中断后，保护断点的目的是（）。
选项：
A:查找识别中断源
B:获取中断向量
C:使CPU能跳转到中断服务程序开始的地方
D:完成中断服务程序后，能正确返回被中断的程序
答案: 【完成中断服务程序后，能正确返回被中断的程序】

37、问题:某外设接口中含有两个数据端口，意味着（）。
选项：
A:这两个端口必须分配不同的地址
B:系统必须采用存储器映射编址方式
C:系统必须采用统一编址方式
D:该接口中至少需要两个数据寄存器
答案: 【该接口中至少需要两个数据寄存器】

38、问题:在多任务系统中，为提高CPU的工作效率，低速外设应该在准备好数据后才通知CPU进行数据交换。完成这种数据传输最好选用（）I/O方式。
选项：
A:无条件
B:查询
C:中断
D:DMA
答案: 【中断】

39、问题:计算机系统的外设接口电路中，至少应具备一个（）。
选项：
A:控制端口
B:状态端口
C:地址端口
D:数据端口
答案: 【数据端口】

40、问题:关于输入输出，有一句描述：“输入输出是面向接口的，而不是面向输入输出设备的”。输入输出设备需要借助接口才能挂接到总线上，以下给出的原因中错误的是（）。
选项：
A:外设种类繁多，信号类型、信号形式均不相同，不能直接连到总线上
B:外设数据传输速率和格式不同
C:数据传输方式不同，需要通过接口进行转换
D:方便和存储单元一起进行统一编址
答案: 【方便和存储单元一起进行统一编址】

41、问题:在支持中断向量表的计算机中，中断向量地址一般指（）.
选项：
A:子程序入口地址
B:中断服务程序入口地址
C:线程入口地址
D:中断服务程序入口地址的存放地址
答案: 【中断服务程序入口地址的存放地址】

42、问题:微处理器系统中，各种外部设备均需要通过（）电路才能连接到系统总线上。
选项：
A:外设
B:内存
C:中断
D:接口
答案: 【接口】

43、问题:在I/O接口统一编址的系统里，存储单元和I/O接口靠（）来区分。
选项：
A:不同的指令操作码
B:不同的指令地址码
C:不同的地址线
D:不同的数据线
答案: 【不同的指令地址码】

44、问题:在I/O接口独立编址的系统里，存储单元和I/O接口靠（）来区分。

选项：
A:不同的指令操作码
B:不同的指令地址码
C:不同的地址线
D:不同的数据线
答案: 【不同的指令操作码】

45、问题:中断服务程序的最后一条指令通常应该是（）。
选项：
A:出栈指令
B:入栈指令
C:开中断指令
D:关中断指令
E:中断返回指令
答案: 【中断返回指令】

46、问题:中断屏蔽字的作用一般是（）。
选项：
A:暂停外设对主存的访问
B:暂停CPU对主存的访问
C:暂停对某些中断源的处理
D:暂停CPU对外设的访问
E:暂停对一切中断的处理
答案: 【暂停对某些中断源的处理】

47、问题:CPU开始响应中断时，需要（）。
选项：
A:关中断，保护断点，发中断响应信号并形成中断服务程序入口地址
B:开中断，保护断点，发中断响应信号并形成中断服务程序入口地址
C:关中断，执行中断服务程序
D:开中断，执行中断服务程序
答案: 【关中断，保护断点，发中断响应信号并形成中断服务程序入口地址】

第六章 ARM嵌入式系统开发技术第六章测验

小提示:本节包含奇怪的同名章节内容

1、问题:ARM最小系统中复位电路主要用于产生（）。
选项：
A:一定时长的低电平信号。
B:一定时长的高电平信号。
C:恒定的低电平信号。
D:恒定的高电平信号。
答案: 【一定时长的低电平信号。】

2、问题:ARM系统使用的片内总线是（）。
选项：
A:AMBA
B:PCI
C:USB
D:Wishbone
答案: 【AMBA】

3、问题:ARM系统中，处理器所处的位置描述最准确的是（）。
选项：
A:SOC芯片内
B:I/O接口芯片内
C:SOC芯片外
D:存储芯片内
答案: 【SOC芯片内】

4、问题:若需要通过串口与ARM芯片通信，下面（）步骤是必须的。
选项：
A:将串口线与芯片对应管脚连接
B:外接专用串口芯片与ARM外部总线连接
C:外接专用串口芯片与ARM SPI总线连接
D:将串口线与芯片电源脚连接
答案: 【将串口线与芯片对应管脚连接】

5、问题:下面（）描述的是ARM的软件体系。
选项：
A:ARMv7
B:ARM7TDMI
C:ARM9EJ-S
D:ARM11
答案: 【ARMv7】

6、问题:下列（）模块不是ARM系统运行时必须的。
选项：
A:外围应用接口
B:电源模块
C:复位模块
D:时钟模块
答案: 【外围应用接口】

7、问题:在芯片电源脚连接的线路上加入电容，并使其靠近芯片，这样做的目的不正确的是（）。
选项：
A:提高芯片的运行速度
B:减小电源电压的波动
C:增加电流抵抗瞬时变化的能力
D:降低数字电路信号变化带来的噪声
答案: 【提高芯片的运行速度】

8、问题:MT48LC16M16这一款DDR芯片地址线有13根，数据线有16根，若与总线位宽为16位的系统连接。按字节编址的情况下该芯片的A0脚应当跟系统总线中（）脚连接。
选项：
A:A1
B:A0
C:A2
D:D0
答案: 【A1】

9、问题:程序员编写的程序，在ARM系统中运行时，存放在（）模块中。
选项：
A:内存模块
B:硬盘模块
C:JTAG模块
D:时钟模块
答案: 【内存模块】

10、问题:在S3C2410中，下面（）时钟频率最高。
选项：
A:FCLK
B:HCLK
C:PCLK
D:UCLK
答案: 【FCLK】

11、问题:GPIO控制器所在位置描述最准确的是（）。
选项：
A:ARM SOC芯片中
B:ARM内核中
C:ARM系统的Cache中
D:ARM系统的DMA中
答案: 【ARM SOC芯片中】

12、问题:ARM访问特殊功能寄存器的方法与访问下列（）设备一致。
选项：
A:内存
B:寄存器
C:Cache
D:以上都不对
答案: 【内存】

13、问题:对ARM中特殊功能寄存器的描述正确的是（）。
选项：
A:采用地址映射编址
B:采用独立编址
C:可不通过地址访问
D:若操作数在这类寄存器内，访问时的寻址方式是立即数寻址
答案: 【采用地址映射编址】

14、问题:在S3C2440芯片上，若要使用G组GPIO的7脚进行输出，则下面正确的是（）。
选项：
A:写0x6341到GPGCON寄存器
B:写0x8239到GPGCON寄存器
C:写0x0522到GPGCON寄存器
D:写0x3333到GPGCON寄存器
答案: 【写0x6341到GPGCON寄存器】

15、问题:串行通信时，对收发双方设备的连接方法，说法最准确的是（）。
选项：
A:一个设备的TXD脚和RXD脚分别接另一设备的RXD脚和TXD脚
B:一个设备的TXD脚和RXD脚分别接另一设备的TXD脚和RXD脚
C:TXD和RXD信号混接不影响通信
D:以上答案均不对
答案: 【一个设备的TXD脚和RXD脚分别接另一设备的RXD脚和TXD脚】

16、问题:参与串行通信的两个设备中，一设备设置为：波特率115200，8位数据位，1位停止位，1位奇校验，则另一设备的波特率因子为16，其余设置应为（）。
选项：
A:波特率115200，8位数据位，1位停止位，1位奇校验
B:波特率7200，8位数据位，1位停止位，1位偶校验
C:波特率115200，8位数据位，1位停止位，1位偶校验
D:波特率7200，8位数据位，1位停止位，1位奇校验
答案: 【波特率115200，8位数据位，1位停止位，1位奇校验】

17、问题:S3C2440芯片与另一设备使用串口通信时（波特率115200，8位数据位，1位停止位，1位奇校验）。若该芯片使用PCLK作为波特率产生时钟，且PCLK的频率为100MHz，则UBRDIV的值应为（）。
选项：
A:54
B:36
C:53
D:35
E:50
F:30
G:60
答案: 【53】

18、问题:S3C2440芯片串口0工作在非FIFO模式下时，下面（）代码能检查当前是否接收到数据。注：下述等号后的名称与S3C2440数据手册定义的寄存器一致。
选项：
A:LDR R0, =UTRSTAT0LDR R1, [R0]TST R1, 0x01
B:LDR R0, =UFSTAT0LDR R1, [R0]AND R1, R1, 0x3FTST R1, 0
C:LDR R0, =UTRSTAT0LDR R1, [R0]TST R1, 0x10
D:LDR R0, =UFSTAT0LDR R1, [R0]AND R1, R1, 0x3F00TST R1, 0
答案: 【LDR R0, =UTRSTAT0LDR R1, [R0]TST R1, 0x01】

19、问题:S3C2440芯片串口与计算机串口进行连接时必须（）。
选项：
A:接入电平转换芯片，将UART信号转换为RS232信号
B:接入噪声过滤芯片，过滤线路中引入的噪声
C:接入变频芯片，将UART信号频率转换为电脑频率
D:直接连接
答案: 【接入电平转换芯片，将UART信号转换为RS232信号】

20、问题:ARM最小系统上电后由电源模块产生复位信号，随后ARM芯片将（）。
选项：
A:产生复位异常，并由该异常处理自动将PC设置为0x00000000，并从此处开始执行。
B:跳转到0x10000000执行。
C:产生复位异常，并由该异常处理自动将PC设置为0xFFFFFFFF，并从此处开始执行。
D:跳转到0xFFFFFFFF执行。
答案: 【产生复位异常，并由该异常处理自动将PC设置为0x00000000，并从此处开始执行。】

21、问题:异常向量表一般用于保存（）。
选项：
A:对应异常服务程序的入口地址
B:对应异常的类型号
C:对应异常的原因
D:以上都不对
答案: 【对应异常服务程序的入口地址】

22、问题:在基于循环的嵌入式程序中，若某模块因等待任务执行而无法跳出内部循环，则以下描述不正确的是（）。
选项：
A:中断机制能够让该循环退出
B:其他模块无法执行
C:浪费CPU执行时间
D:外部请求无法响应
答案: 【中断机制能够让该循环退出】

23、问题:嵌入式操作系统不能管理的部件是（）。
选项：
A:寄存器
B:内存
C:文件
D:外设
答案: 【寄存器】

24、问题:Linux操作系统中驱动程序对设备文件提供的操作不包括（）。
选项：
A:删除
B:读取
C:写入
D:控制
答案: 【删除】

25、问题:下列对基于循环的应用程序描述中不正确的是（）。
选项：
A:多个任务可以同时运行
B:各模块运行顺序固定，无法设置优先级
C:各模块运行时间不确定，可能造成一个任务独占CPU
D:编程难度小
答案: 【多个任务可以同时运行】

26、问题:异常发生时，ARM微处理器系统会自动将返回地址存入到寄存器（）中。
选项：
A:R14
B:R15
C:R12
D:R11
答案: 【R14】

27、问题:微处理器系统中，以下不属于“异常”的是（）。
选项：
A:系统复位
B:软件中断
C:函数调用
D:未定义指令陷阱
答案: 【函数调用】

28、问题:嵌入式系统由硬件部分和软件部分构成，以下（）不属于嵌入式系统软件。
选项：
A:操作系统内核
B:驱动程序
C:FPGA开发软件
D:嵌入式中间件
答案: 【FPGA开发软件】

29、问题:ARM工作状态下，每取出一条指令后程序计数器PC的值应该( 　　)。
选项：
A:自动加1
B:自动加4
C:自动清0
D:自动置1
答案: 【自动加4】

30、问题:比较无符号数大小时，ARM处理器是根据（）标志位来判断的。
选项：
A:C和N
B:C和V
C:C和Z
D:Z和V
答案: 【C和Z】

31、问题:汇编源程序中的伪指令是在（）阶段起作用。
选项：
A:编辑
B:链接
C:编译
D:执行
答案: 【编译】

32、问题:对ARM微处理采用C语言和汇编语言混合编程时，根据ATPCS规则的约定，数据堆栈应该采用（）类型。
选项：
A:满递增
B:满递减
C:空递增
D:空递减
答案: 【满递减】

33、问题:ARM汇编指令SUB R0，R1，R2，LSR #2中，LSR的含义是（）。
选项：
A:逻辑左移
B:逻辑右移
C:算术左移
D:算术右移
答案: 【逻辑右移】

34、问题:ARM汇编源程序中至少应含有（）个段（AREA）。
选项：
A:1
B:2
C:3
D:0
答案: 【1】

35、问题:设ARM汇编指令“STR R1，[R0，#16]”执行前，R0=0xA000 0000，则执行后R0值为（）。
选项：
A:0xA0000000
B:0xA0000016
C:0xA0000010
D:不确定
答案: 【0xA0000000】

36、问题:下列关于ARM和Thumb指令的描述，错误的是（）。
选项：
A:ARM指令长度为32bits，而Thumb指令为16bits
B:所有ARM指令都可以条件执行，而Thumb指令则仅有B指令具有条件执行功能
C:ARM和Thumb属于两个指令集，不能在同一个汇编程序中混用
D:从功能上来看，Thumb指令是ARM指令的一个子集
答案: 【ARM和Thumb属于两个指令集，不能在同一个汇编程序中混用】

37、问题:下列对于ARM汇编语句“LDR R1，=0x12345678”的描述，错误的是（）。
选项：
A:该语句将会被汇编为若干条机器指令的组合
B:该语句的汇编会使用到文字池
C:该语句执行后寄存器R1的值为0x12345678
D:该语句将R1所指向的内存单元赋值为0x12345678
答案: 【该语句将R1所指向的内存单元赋值为0x12345678】

38、问题:若欲在ARM汇编源程序中调用一个C语言函数，应该使用指令（）。
选项：
A:SWI
B:BX
C:CALL
D:BL
答案: 【BL】

39、问题:下列ARM指令中，执行后不会影响CPSR的是（）。
选项：
A:TEQ R1，R2
B:ADD R0，R1，R2
C:EORS R，R2，R3
D:CMP R0，R1
答案: 【ADD R0，R1，R2】

40、问题:下列ARM指令中，可以实现从子过程返回的是（）。
选项：
A:RETURN
B:MOV PC，R14
C:ADDS R0，R1，R2
D:LDR PC，MAIN
答案: 【MOV PC，R14】

41、问题:ARM CPU采用Load/Store结构，主要目的是能有助于（）。
选项：
A:减少引脚
B:减少寄存器
C:简化数据通路
D:改善I/O性能
答案: 【简化数据通路】

42、问题:ARM程序中，在C代码中内嵌汇编语句时，通常需要在内嵌的汇编程序段前标识的关键字是（）。
选项：
A:_asm
B:EXPORT
C:IMPORT
D:extern
答案: 【_asm】

43、问题:对于ARM CPU的MOV指令来说，其操作数不能使用的寻址方式是（）。
选项：
A:立即寻址
B:寄存器移位寻址
C:基址变址寻址
D:寄存器直接寻址
答案: 【基址变址寻址】

44、问题:几乎所有的ARM指令都可以条件执行，若要表达有符号数大于或等于条件，应在操作码后使用（）条件助记符。
选项：
A:CC
B:GE
C:LS
D:HS
答案: 【GE】

45、问题:下列 ARM 指令中，没有错误的是（）。
选项：
A:LDMFD SP!, {R1~R4}
B:MOV R0, 0x01FF
C:SBCNV R15, R6, LSR R4
D:MUL R1, R1, R2
答案: 【LDMFD SP!, {R1~R4}】

46、问题:下面关于语句“Addr EQU 0x45500”的理解错误的是（）。
选项：
A:EQU伪指令定义了程序中的一个标号或者常量符号
B:EQU伪指令定义了程序执行过程中的一个变量，初值为0x45500
C:Addr一旦被赋值为0x45500，还可在汇编过程中再使用EQU重新定义新值
D:Addr是汇编过程中的一个符号，本身并不占据内存空间
答案: 【EQU伪指令定义了程序执行过程中的一个变量，初值为0x45500】

47、问题:下列有可能实现类似C语言中“switch”结构的“散转”功能的语句是（）。
选项：
A:BL SUB
B:LDR PC，[R1，R2，LSL#2]
C:LDR PC，LR
D:LDMFD SP！，{R1~R7，PC}
答案: 【LDR PC，[R1，R2，LSL#2]】

48、问题:下列对于ARM汇编语句“LDR R0，=0xAABBCCDD”的描述不正确的是（）
选项：
A:该语句的作用是将0xAABBCCDD送到R0当中
B:该指令是Load/Store结构中的内存数据加载指令
C:该语句汇编时可能会被替换为若干条机器指令
D:该语句汇编时可能会利用到文字池
答案: 【该指令是Load/Store结构中的内存数据加载指令】

49、问题:下列关于ARM汇编指令SWI的描述，不正确的是（）。
选项：
A:SWI异常是ARM所有异常中唯一的产生时间确定的异常
B:SWI异常执行时，系统会从用户模式切换到管理模式
C:SWI指令的唯一一个参数用于指明系统例程号和对应功能号
D:该指令通常用于实现系统调用
答案: 【SWI指令的唯一一个参数用于指明系统例程号和对应功能号】

50、问题:下列关于ATPCS规则的描述不正确的是（）。
选项：
A:该规则主要包括子程序调用过程中寄存器、数据栈使用规则和参数传递规则
B:子程序调用过程中使用ARM的四种类型堆栈中的哪一种必须予以说明
C:参数传递可以通过寄存器R0~R3以及堆栈来完成
D:子程序中R13只能作为堆栈指针SP
答案: 【子程序调用过程中使用ARM的四种类型堆栈中的哪一种必须予以说明】

51、问题:ZYNQ-7000是Xilinx推出的一款全可编程片上系统，下列关于该SoC芯片的描述，不正确的是（）。
选项：
A:Zynq-7000系列SoC芯片内部包含了双核Cortex-A9处理器
B:ZYNQ中的PL(FPGA)和PS(CortexA9)必须协同才能构成一个完整的系统进行工作
C:ZYNQ中的PS已经集成了内存控制器和大量的外设，因此可以作为一个单片机、完全独立于PL工作
D:ZYNQ中的PL部分可用于搭建PS的扩展子系统，也可以作为单纯的FPGA逻辑、完全独立于PS工作
答案: 【ZYNQ中的PL(FPGA)和PS(CortexA9)必须协同才能构成一个完整的系统进行工作】

52、问题:Linux系统将设备分为三种基本的类型，每一种类型对应不同形式的驱动，这三种设备不包括以下的（）。
选项：
A:字符设备
B:块设备
C:网络设备
D:虚拟设备
答案: 【虚拟设备】

53、问题:ARM汇编语言中，除了B指令可以实现跳转之外，向PC寄存器中写入一个值也可以实现跳转。下列不能用于修改PC寄存器值的是（）。
选项：
A:算术运算指令中的加法、减法指令
B:乘法指令MUL
C:数据传送指令MOV
D: LDR和LDM指令
答案: 【乘法指令MUL】

54、问题:下列ARM指令中，执行后不会影响状态寄存器CPSR的是（）。
选项：
A:TEQ R1，R2
B:ADD R0，R1，R2
C:EORS R，R2，R3
D:CMP R0，R1
E:AND R0，R1，#3
F:MVN R1，R0
G:TST R0，#1
答案: 【ADD R0，R1，R2;
AND R0，R1，#3;
MVN R1，R0】

55、问题:下面关于语句“Addr EQU 0x45500”的理解，不正确的是（）。
选项：
A:EQU伪指令定义了程序中的一个标号或者常量符号
B:EQU伪指令定义了程序执行过程中的一个变量，初值为0x45500
C:Addr一旦被赋值为0x45500，还可在汇编过程中再使用EQU重新定义新值
D:Addr是汇编过程中的一个符号，本身并不占据内存空间
答案: 【EQU伪指令定义了程序执行过程中的一个变量，初值为0x45500】

56、问题:ARM汇编语言中，除了B指令可以实现跳转之外，向PC寄存器中写入一个值也可以实现跳转。下列不能用于修改PC寄存器值的是（）。
选项：
A:算术运算指令中的加法、减法指令
B:乘法指令MUL
C:数据传送指令MOV
D: LDR和LDM指令
E:数据传送指令MOV
答案: 【乘法指令MUL】

57、问题:下列关于ARM异常的描述，不正确的是（）。
选项：
A:并非所有的异常都需要返回操作
B:SWI异常的发生时间是确定的
C:异常的返回位置总是当前执行指令的下一条指令
D:异常响应时，系统总是将断点送入R14保存
答案: 【异常的返回位置总是当前执行指令的下一条指令】

58、问题:在Linux系统下，设备驱动的模块式加载和卸载命令是（）。
选项：
A:dtc和dts
B:open和close
C:lsmod和rmmod
D:insmod和rmmod
答案: 【insmod和rmmod】

【作业】第六章 ARM嵌入式系统开发技术第六章作业

小提示:本节包含奇怪的同名章节内容

1、问题:在某采用小端存储的S3C2440系统中，处理器外设时钟PCLK=66.68MHz，使用其UART1接口实现串行通信，要求帧格式为：8位数据位，2位停止位，偶校验。试编写关键的初始化程序语句。
评分规则: 【 ULCON1 EQU 0x50004000 ;line control registerldr r2,=ULCON1 ;帧格式mov r3,#0x2f str r3,[r2]
】

2、问题:ARM处理器中，PC、CPSR和SPSR寄存器的作用各是什么？
评分规则: 【 1.PC：程序计数器，用于保存处理器要取的下一条指令的地址。
2.CPSR：当前程序状态寄存器，CPSR保存条件标志位、中断禁止位、当前处理器模式标志，以及其他一些相关的控制和状态位。
3.SPSR：备份程序状态寄存器，当异常发生时，SPSR用于保存CPSR的当前值，当从异常退出时，可用SPSR来恢复CPSR。
】

3、问题:哪些特征是ARM和其他RISC体系结构所共有的？
评分规则: 【 1）Load/Store体系结构：也称为寄存器/寄存器体系结构或RR系统结构。在这类机器中，操作数和运算结果不能直接从主寄存器中存取，而是必须借用大量的标量或矢量寄存器来进行中转。采用这一结构的处理器必然要使用更多的通用寄存器存储操作数和运算结果，由于寄存器与运算器之间的数据传输速度远高于主存与运算器之间的数据传输速度，采用这一结构有助于提高计算机整体的运行速度；
2）采用固定长度精简指令集：这样使得机器译码变得容易，可以通过硬件直接译码的方式完成对指令的解析。虽然由于与复杂指令集相比，采用精简指令集需要更多指令来完成相同的任务，但采用硬件直接译码的速度却高于采用微码方式译码。通过采用高速缓存等提高寄存器存储速度的技术，采用固定长度精简指令集的机器可以获得更高性能；
3）三地址指令格式：除了除法指令外，ARM的大部分数据处理指令采用三地址指令。即在指令中包含了目的操作数、源操作数和第二源操作数。
】

4、问题:ARM指令中的第二操作数有哪几种表示形式？举例说明。
评分规则: 【 1）立即数方式（#imm） #imm是一个无符号的32位数值变量，例如 0x104
2）寄存器方式（Rm） Rm是存储第二源操作数的寄存器，例如R3表示R3寄存器
3）寄存器移位方式（Shifter_operand）例如R3，ASR #2表示R3地址右移2后寄存器中的值
】

5、问题:指出MOV指令与LDR加载指令的区别及用途。
评分规则: 【 ARM是RISC结构，数据从内存到CPU之间的移动只能通过L/S指令来完成，也就是LDR/STR指令。比如想把数据从内存中某处读取到寄存器中，只能使用ldr比如：LDR R0, 0x12345678就是把0x12345678这个地址中的值存放到R0中。
而MOV不能这样用，MOV只能在寄存器之间移动数据，或者把立即数移动到寄存器中，这个是和x86这种CISC架构的芯片区别最大的地方。x86中没有LDR这种指令，因为x86的MOV指令可以将数据从内存中移动到寄存器中。
】

6、问题:写一段汇编代码判断R1的值是否大于0x30 , 是则将R1减去0x30。
评分规则: 【 CMP R1, #0x30SUBGT R1 , R1, #0x30 ；或SUBHI R1 , R1, #0x30
】

7、问题:在某采用小端存储的S3C2440系统中，处理器外设时钟PCLK=66.68MH。现需使用其UART1接口实现串行通信，要求帧格式为：8位数据位，2位停止位，偶校验。试编写关键的初始化程序语句。
评分规则: 【 ULCON1 EQU 0x50004000 ;line control registerldr r2,=ULCON1 ;帧格式mov r3,#0x2f str r3,[r2]
】

8、问题:试说明ARM处理器中MOV指令与LDR指令的区别。
评分规则: 【 LDR/STR指令负责完成内存（或I/O）单元与CPU内部寄存器之间的数据移动，如想把数据从内存中某处读取到寄存器中，则应使用：LDR R0, 0x12345678 ；把0x12345678这个内存地址单元中的数据送到寄存器R0中PS：LDR的另一种用法类似于伪指令，可用于把一个立即数送到寄存器中，如：LDR R0, =0x12345678 ；把0x12345678这个立即数送到寄存器R0中
MOV指令则负责完成CPU内部寄存器之间的数据移动，如：MOV R0, R1 ；把R0寄存器中的数据送到R1寄存器中PS：CISC架构的芯片（如x86）中一般不需要LDR/STR指令，其MOV指令即可以完成内存单元与寄存器之间的数据交换。
】

9、问题:试编写一段ARM汇编代码：判断R1的值是否大于0x30 , 是则将R1减去0x30。
评分规则: 【 CMP R1, #0x30SUBGT R1 , R1, #0x30 ；或SUBHI R1 , R1, #0x30
】

【作业】基于Zyqn SoC芯片的嵌入式系统开发技术实验实验1报告

1、问题:提交实验1报告
评分规则: 【已提交实验1报告
】

【作业】基于Zyqn SoC芯片的嵌入式系统开发技术实验实验2报告

1、问题:提交实验2报告
评分规则: 【已提交实验2报告
】

【作业】第二章微处理器设计技术 2.0 本章导学作业

1、问题:什么是冯·诺伊曼计算机结构的主要技术瓶颈？如何克服？
评分规则: 【冯·诺伊曼计算机结构的主要技术瓶颈是存储器访问的串行性和指令执行的串行性。
存储器方面可以通过哈佛体系结构、存储器分层结构、高速缓存和虚拟存储器等方法来解决；
处理器方面则可以通过流水线、超标量、多机多核等并行技术来克服。
】

【作业】第0章基础知识回顾基于二进制的信息描述作业

小提示:本节包含奇怪的同名章节内容

1、问题:请简述将十进制转换为二进制的规则。
评分规则: 【整数部分和小数部分要分开转换：整数部分的转换规则是连续除二取余；
小数部分的转换规则是连续的乘二取整。
】

2、问题:假设一台数码相机的存储容量是256MB，如果每个像素需要3个字节的存储空间，而且一张照片包括每行1024个像素和每列1024个像素，那么这台数码相机可以存放多少张照片？
评分规则: 【每张照片所需空间为：102410243=3MB 则256M可存照片数为：256MB/3MB≈85张
】

3、问题:请简述将十进制转换为八进制的规则。
评分规则: 【整数部分和小数部分要分开转换：整数部分的转换规则是连续除8取余；
小数部分的转换规则是连续的乘8取整。
】

【作业】第二章 微处理器设计技术 2.1 CISC和RISC 作业

1、问题:随机逻辑体系结构的处理器的特点是什么？详细说明各部件的作用。
评分规则: 【随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关，通过针对特定指令集进行硬件的优化设计来得到逻辑门最小化的处理器，以此减小电路规模并降低制造费用。
主要部件包括：产生程序地址的程序计数器，存储指令的指令寄存器，解释指令的控制逻辑，存放数据的通用寄存器堆，以及执行指令的ALU等几个主要部分构成。
】

2、问题:什么是微代码体系结构？微指令的作用是什么？
评分规则: 【在微码结构中，控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一个微程序内存中，指令执行过程中的每一个时钟周期，处理器从微程序内存中读取一个控制字作为指令执行的控制信号并输出。
微指令只实现必要的基本操作，可以直接被硬件执行。通过编写由微指令构成的微代码，可以实现复杂的指令功能。微指令使处理器硬件设计与指令集设计相分离，有助于指令集的修改与升级，并有助于实现复杂的指令。
】

【作业】第六章 ARM嵌入式系统开发技术第六章 ARM体系结构作业

1、问题:通用寄存器中PC、CPSR和SPSR的作用各是什么？
评分规则: 【 PC：程序计数器，用于保存处理器要取的下一条指令的地址。
CPSR：当前程序状态寄存器，CPSR保存条件标志位、中断禁止位、当前处理器模式标志，以及其他一些相关的控制和状态位。
SPSR：备份程序状态寄存器，当异常发生时，SPSR用于保存CPSR的当前值，当从异常退出时，可用SPSR来恢复CPSR。
】

2、问题:从编程的角度讲，ARM处理器的工作状态有哪两种？这两种状态之间如何转换？
评分规则: 【从编程角度讲，ARM处理器的两种工作状态为：1）ARM状态（复位状态）：处理器执行32位的字对齐的ARM指令2）Thumb状态：处理器执行16位的半字对齐的Thumb指令
ARM指令集和Thumb指令集均有切换处理器状态的指令，并可在两种工作状态之间切换：1）进入Thumb状态：当操作数寄存器的状态位（最低位）为1时，执行BX指令就可以进入Thumb状态。如果处理器在Thumb状态时发生异常（异常处理要在ARM状态下执行），则当异常处理返回时自动切换到Thumb状态2）进入ARM状态：当操作数寄存器的状态位（最低位）位0时，执行BX指令就可以进入ARM状态。处理器进行异常处理时，把PC的值放入异常模式链接寄存器中，从异常向量地址开始执行程序，系统自动进入ARM状态。
】

3、问题:哪些特征是ARM和其他RISC体系结构所共有的？
评分规则: 【 ARM和其他RISC体系结构共有的三个相同特征：1）Load/Store体系结构：也称为寄存器/寄存器体系结构或RR系统结构。在这类机器中，操作数和运算结果不能直接从主寄存器中存取，而是必须借用大量的标量或矢量寄存器来进行中转。采用这一结构的处理器必然要使用更多的通用寄存器存储操作数和运算结果，由于寄存器与运算器之间的数据传输速度远高于主存与运算器之间的数据传输速度，采用这一结构有助于提高计算机整体的运行速度
2）采用固定长度精简指令集：这样使得机器译码变得容易，可以通过硬件直接译码的方式完成对指令的解析。虽然由于与复杂指令集相比，采用精简指令集需要更多指令来完成相同的任务，但采用硬件直接译码的速度却高于采用微码方式译码。通过采用高速缓存等提高寄存器存储速度的技术，采用固定长度精简指令集的机器可以获得更高性能
3）三地址指令格式：除了除法指令外，ARM的大部分数据处理指令采用三地址指令。即在指令中包含了目的操作数、源操作数和第二源操作数
】

4、问题:在某采用小端存储的S3C2440系统中，处理器外设时钟PCLK=66.68MHz，使用其UART1接口实现串行通信，要求传输速率19200bps，不使用FIFO，关闭流控制，帧格式：8位数据位，2位停止位，偶校验。试编写关键的初始化程序语句。
评分规则: 【 ; ULCON1 设置为 0x2F,( 00 101 1 11 B) ldr r2,=ULCON1 mov r3,#0x2f str r3,[r2]
】

【作业】第五章输入输出系统第五章输入输出系统作业

】

3、问题:某外设向CPU发出了中断请求，但没有收到响应，可能的原因有哪些？
评分规则: 【 1）当前指令没有执行完；
2）系统禁止了外部中断请求；
3）CPU正在响应更高优先级的中断；
4）中断接口中屏蔽了中断请求。
】

4、问题:下图为某嵌入式系统中异步串行通信传输一帧的波形示意，已知停止位为1bit，校验位为1bit，请回答如下问题：

1）本次传输的有效信息是什么？2）图中串行协议有效数据位是多少？若要求每秒传输400个字符，则其波特率应为应为多少？3）假设没有数据传输错误，请问该协议采用的是哪种校验方式？为什么？4）由于异步传输中没有时钟信号，而收发双方的本地时钟又存在着偏差，接收方如何确保正确的采样每一个bit？
评分规则: 【 1）1010001b
2）有效数据位为7bits；400*（1+7+1+1）=4000baud，亦即波特率应当为4000波特
3）奇校验，在不包括起始位和停止位的传输信息中，1的个数为奇数。
4）这涉及到波特率因子的概念。接收方时钟通常是波特率的若干倍，16、32或64等。以16倍为例，接收方在检测到起始位后，计数8个时钟确定确定起始位的中点，然后每16个时钟采样一个bit，从而确保不会产生采样偏移。
】

【作业】第四章存储器子系统 4.0-4.2节作业

1、问题:已知某计算机控制系统中RAM容量为4K×8位，首地址为0x4800，则其最后一个单元的地址为多少（要求给出计算过程）？
评分规则: 【 4K可以写作0x1000
最后一个单元的地址=0x4800 + 0x1000 – 1 = 0x57FF。
】

2、问题:某计算机系统内存首地址为0x3000，末地址为0x63FF，请问其容量是多少？
评分规则: 【内存容量 = 首地址 – 末地址 + 1 = 0x63FF – 0x3000 + 1 = 0x3400
即13KB
】

3、问题:什么叫高速缓冲存储器技术和虚拟存储技术？微型机中采用这两种存储器技术的根本目的是什么？
评分规则: 【高速缓冲存储器技术也即Cache技术是一种用于缓解冯诺依曼瓶颈，提高检索信息的软硬件系统性能的重要优化技术。
其核心思想是高速的暂时存储，高速缓存保存所选择数据的一个本地副本，只要有可能，就用这个本地副本回应请求，由于高速缓存比常规的请求响应机构回应更快，因此提高了性能。
虚拟存储技术则是利用外围存储器件来扩展物理内存的容量，从而突破了物理内存容量的限制。Cache技术用于解决内存速度上较之CPU的不足；而虚拟存储技术则解决物理内存容量的不足。
】

【作业】第四章存储器子系统 4.3节作业

1、问题:若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用 SRAM2114(1K4)存储芯片组成存储系统，试问采用线选译码时需要多少个2114存储芯片？
评分规则: 【 该存储器的存储容量=224 8bit=16M字节
需要SRAM2114(1K*4)存储芯片数目：（16M×8）/（1K×4）=160组×2片/组=320片
】

2、问题:某计算机系统的存储器地址空间为A8000H~CFFFFH，若采用单片容量为16K1位的SRAM芯片，（1）系统存储容量为多少？（2）组成该存储系统共需该类芯片多少个？（3）整个系统应分为多少个芯片组？
评分规则: 【（1）该计算机系统的存储器地址空间为A8000H~CFFFFH，系统存储容量为：（D0000H-A8000H）×8bit=28000H×8bit=160KB
（2）单片容量为16K1为的SRAM芯片的存储容量为16Kbit=2KB 组成该存储系统共需该类芯片160KB/2KB=80个
（3）题目未给出该系统的数据位宽为多少，此处设为8bit位宽则每组芯片组需要8个单片容量为16K*1为的SRAM芯片所有整个系统应分为80/8=10个芯片组。
】

3、问题:试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。要求ROM用EPROM芯片2732（4K×8bits）组成，地址从0x0000地址开始；RAM用SRAM芯片6264（8K×8bits）组成，地址从0x4000地址开始。
评分规则: 【本系统中所需芯片数目及各芯片地址范围应如下表所示：

硬件连线方式之一如下图所示：

【作业】第六章 ARM嵌入式系统开发技术第六章单元作业

小提示:本节包含奇怪的同名章节内容

2、问题:ARM处理器中，PC、CPSR和SPSR寄存器的作用各是什么？
评分规则: 【 PC：程序计数器，用于保存处理器要取的下一条指令的地址。
CPSR：当前程序状态寄存器，CPSR保存条件标志位、中断禁止位、当前处理器模式标志，以及其他一些相关的控制和状态位。
SPSR：备份程序状态寄存器，当异常发生时，SPSR用于保存CPSR的当前值，当从异常退出时，可用SPSR来恢复CPSR。
】

3、问题:哪些特征是ARM和其他RISC体系结构所共有的？
评分规则: 【 1）Load/Store体系结构：也称为寄存器/寄存器体系结构或RR系统结构。在这类机器中，操作数和运算结果不能直接从主寄存器中存取，而是必须借用大量的标量或矢量寄存器来进行中转。采用这一结构的处理器必然要使用更多的通用寄存器存储操作数和运算结果，由于寄存器与运算器之间的数据传输速度远高于主存与运算器之间的数据传输速度，采用这一结构有助于提高计算机整体的运行速度；
采用固定长度精简指令集：这样使得机器译码变得容易，可以通过硬件直接译码的方式完成对指令的解析。虽然由于与复杂指令集相比，采用精简指令集需要更多指令来完成相同的任务，但采用硬件直接译码的速度却高于采用微码方式译码。通过采用高速缓存等提高寄存器存储速度的技术，采用固定长度精简指令集的机器可以获得更高性能；
三地址指令格式：除了除法指令外，ARM的大部分数据处理指令采用三地址指令。即在指令中包含了目的操作数、源操作数和第二源操作数。
】

6、问题:写一段汇编代码判断R1的值是否大于0x30 , 是则将R1减去0x30。
评分规则: 【 CMP R1, 0x30SUBGT R1 , R1, 0x30
】

7、问题:在某采用小端存储的S3C2440系统中，处理器外设时钟PCLK=66.68MHz，使用其UART1接口实现串行通信，要求传输速率19200bps，不使用FIFO，关闭流控制，帧格式：8位数据位，2位停止位，偶校验。试编写关键的初始化程序语句。
评分规则: 【 ; ULCON1 设置为 0x2F,( 00 101 1 11 B) ldr r2,=ULCON1 mov r3,#0x2f str r3,[r2]
】

第六章 ARM嵌入式系统开发技术第六章单元测验

1、问题:ARM最小系统中复位电路主要用于产生：
选项：
A:一定时长的低电平信号。
B:一定时长的高电平信号。
C:恒定的低电平信号。
D:恒定的高电平信号。
答案: 【一定时长的低电平信号。】

2、问题:ARM系统使用的片内总线是：
选项：
A:AMBA
B:PCI
C:USB
D:Wishbone
答案: 【AMBA】

3、问题:ARM组成的电路系统中，处理器所处的位置最准确的描述是：
选项：
A:SOC芯片内
B:I/O接口芯片内
C:SOC芯片外
D:存储芯片内
答案: 【SOC芯片内】

4、问题:若需要通过串口与ARM芯片通信，下面哪个步骤是必须的：
选项：
A:将串口线与芯片对应管脚连接
B:外接专用串口芯片与ARM外部总线连接
C:外接专用串口芯片与ARM SPI总线连接
D:将串口线与芯片电源脚连接
答案: 【将串口线与芯片对应管脚连接】

5、问题:下面哪个描述的是ARM的软件体系
选项：
A:ARMv7
B:ARM7TDMI
C:ARM9EJ-S
D:ARM11
答案: 【ARMv7】

6、问题:下列哪个模块不是ARM系统运行时必须的。
选项：
A:外围应用接口
B:电源模块
C:复位模块
D:时钟模块
答案: 【外围应用接口】

7、问题:在芯片电源脚连接的线路上加入电容，并使其靠近芯片，这样做的目的不正确的是：
选项：
A:提高芯片的运行速度
B:减小电源电压的波动
C:增加电流抵抗瞬时变化的能力
D:降低数字电路信号变化带来的噪声
答案: 【提高芯片的运行速度】

8、问题:MT48LC16M16这一款DDR芯片地址线有13根，数据线有16根，若与总线位宽为16位的系统连接。按字节编址的情况下该芯片的A0脚应当跟系统总线中哪一个脚连接？
选项：
A:A1
B:A0
C:A2
D:D0
答案: 【A1】

9、问题:程序员编写的程序，在ARM系统中运行时，存放在哪个模块中？
选项：
A:存储模块
B:硬盘模块
C:JTAG模块
D:时钟模块
答案: 【存储模块】

10、问题:在S3C2410中，下面时钟哪个频率最高？
选项：
A:FCLK
B:HCLK
C:PCLK
D:UCLK
答案: 【FCLK】

11、问题:GPIO控制器所在位置描述最准确的是：
选项：
A:ARM SOC芯片中
B:ARM内核中
C:ARM系统的Cache中
D:ARM系统的DMA中
答案: 【ARM SOC芯片中】

12、问题:ARM中访问特殊功能寄存器的方法与访问下列哪种设备一致。
选项：
A:内存
B:寄存器
C:Cache
D:以上都不对
答案: 【内存】

13、问题:ARM中对特殊功能寄存器的描述哪一项是对的？
选项：
A:采用地址映射编址
B:采用独立编址
C:可不通过地址访问
D:若操作数在这类寄存器内，访问时的寻址方式是立即数寻址
答案: 【采用地址映射编址】

14、问题:在S3C2440芯片上，若要使用G组GPIO的7脚进行输出，则下面哪个步骤可行：
选项：
A:写0x6341到GPGCON寄存器
B:写0x8239到GPGCON寄存器
C:写0x0522到GPGCON寄存器
D:写0x3333到GPGCON寄存器
答案: 【写0x6341到GPGCON寄存器】

15、问题:下列关于串行通信时，产生通信的两个设备的连接方法，说法最准确的是？
选项：
A:一个设备的TXD脚和RXD脚分别接另一设备的RXD脚和TXD脚
B:一个设备的TXD脚和RXD脚分别接另一设备的TXD脚和RXD脚
C:TXD和RXD信号混接不影响通信
D:以上答案均不对
答案: 【一个设备的TXD脚和RXD脚分别接另一设备的RXD脚和TXD脚】

16、问题:若串行通信的两个设备中一设备设置为：波特率115200，8位数据位，1位停止位，1位奇校验，则另一设备的波特率因子为16，其余设置应为：
选项：
A:波特率115200，8位数据位，1位停止位，1位奇校验
B:波特率7200，8位数据位，1位停止位，1位偶校验
C:波特率115200，8位数据位，1位停止位，1位偶校验
D:波特率7200，8位数据位，1位停止位，1位奇校验
答案: 【波特率115200，8位数据位，1位停止位，1位奇校验】

17、问题:若S3C2440芯片与另一设备使用串口通信，该芯片配置为波特率115200，8位数据位，1位停止位，1位奇校验，若该芯片使用PCLK作为波特率产生时钟，且PCLK的频率为100MHz，则应当选取以下哪个值作为UBRDIV的值。
选项：
A:54
B:36
C:53
D:35
答案: 【54】

18、问题:S3C2440芯片串口0工作在非FIFO模式下，下面哪段代码能检查当前是否接收到数据？注：下述等号后的名称与S3C2440数据手册定义的寄存器一致。
选项：
A:LDR R0, =UTRSTAT0LDR R1, [R0]TST R1, 0x01
B:LDR R0, =UFSTAT0LDR R1, [R0]AND R1, R1, 0x3FTST R1, 0
C:LDR R0, =UTRSTAT0LDR R1, [R0]TST R1, 0x10
D:LDR R0, =UFSTAT0LDR R1, [R0]AND R1, R1, 0x3F00TST R1, 0
答案: 【LDR R0, =UTRSTAT0LDR R1, [R0]TST R1, 0x01】

19、问题:S3C2440芯片串口与计算机串口进行连接，必须完成以下哪个任务：
选项：
A:接入电平转换芯片，将UART信号转换为RS232信号
B:接入噪声过滤芯片，过滤线路中引入的噪声
C:接入变频芯片，将UART信号频率转换为电脑频率
D:直接连接
答案: 【接入电平转换芯片，将UART信号转换为RS232信号】

20、问题:ARM最小系统上电后由电源模块产生复位信号，随后ARM芯片将进行以下何种操作？
选项：
A:产生复位异常，并由该异常处理自动将PC设置为0x00000000，并从此处开始执行。
B:跳转到0x10000000执行。
C:产生复位异常，并由该异常处理自动将PC设置为0xFFFFFFFF，并从此处开始执行。
D:跳转到0xFFFFFFFF执行。
答案: 【产生复位异常，并由该异常处理自动将PC设置为0x00000000，并从此处开始执行。】

21、问题:异常向量表内一般保存的是：
选项：
A:对应异常服务程序的入口地址
B:对应异常的类型号
C:对应异常的原因
D:以上都不对
答案: 【对应异常服务程序的入口地址】

22、问题:在基于循环的嵌入式程序中，若某模块因等待任务执行，无法跳出内部循环，对该状态描述不正确的是：
选项：
A:中断机制能够让该循环退出
B:其他模块无法执行
C:浪费CPU执行时间
D:外部请求无法响应
答案: 【中断机制能够让该循环退出】

23、问题:嵌入式操作系统不能管理的部件是以下哪个？
选项：
A:寄存器
B:内存
C:文件
D:外设
答案: 【寄存器】

24、问题:Linux操作系统中驱动程序对某个设备文件提供的操作不包括哪一个？
选项：
A:删除
B:读取
C:写入
D:控制
答案: 【删除】

25、问题:下列对基于循环的应用程序描述中不正确的是？
选项：
A:多个任务可以同时运行
B:各模块运行顺序固定，无法设置优先级
C:各模块运行时间不确定，可能造成一个任务独占CPU
D:编程难度小
答案: 【多个任务可以同时运行】

第五章输入输出系统第五章输入输出系统单元测验

1、问题:I/O接口按时序控制方式可分为同步接口和异步接口，这两类接口的区别是
选项：
A:数据传输是否由统一的时序信号控制
B:是否存在握手机制
C:数据传输过程中是否可使用于仲裁机制
D:数据传输过程中是否需要CPU介入
答案: 【数据传输是否由统一的时序信号控制】

2、问题:I/O接口中，必不可少的端口是
选项：
A:控制端口
B:状态端口
C:地址端口
D:数据端口
答案: 【数据端口】

3、问题:某微机系统中，存储器地址为0x0000~0x1FFF，并行接口芯片地址为0x0100~0x0103，该系统中I/O编址方式为
选项：
A:统一编址
B:独立编址
C:全译码编址
D:部分译码编址
答案: 【独立编址】

4、问题:直接存储器访问（DMA）方式访问接口的优点在于
选项：
A:传输过程中不需要经过系统总线
B:由CPU控制数据传输的全过程
C:需要进行数据传输时外设通知CPU开始传输
D:数据传输过程中不需要CPU介入
答案: 【数据传输过程中不需要CPU介入】

5、问题:在CPU响应某一中断的过程中，若希望禁止其他中断应设置
选项：
A:中断现场
B:中断向量
C:中断断点
D:中断屏蔽标志
答案: 【中断屏蔽标志】

6、问题:中断响应过程中，若CPU需要在处理完成后回到断点处继续执行，需要进行
选项：
A:现场保护
B:设置中断向量
C:中断屏蔽
D:中断优先级判断
答案: 【现场保护】

7、问题:CPU根据什么判断当前中断产生的原因
选项：
A:中断断点
B:中断类型号
C:中断向量
D:键盘输入
答案: 【中断类型号】

8、问题:若需要设计一个拥有80个按钮的键盘，最经济的方式是使用什么结构
选项：
A:80线线性键盘
B:99矩阵键盘
C:10线动态线性键盘
D:88矩阵键盘
答案: 【9*9矩阵键盘】

9、问题:CPU实现异步串行发送功能时，接口中一定会用到的是电路模块是
选项：
A:同步控制器
B:3-8译码器
C:串并转换器
D:并串转换器
答案: 【并串转换器】

10、问题:下列器件中，不属于外设的是
选项：
A:打印机
B:内存
C:扫描仪
D:显示器
答案: 【内存】

11、问题:为了提高处理器对外设的响应效率，处理器与外设之间应采用
选项：
A:无条件传输
B:条件查询
C:中断传输
D:DMA传输
答案: 【中断传输】

12、问题:对于需要在外设与存储器之间进行大批数据高速传输的情况，下列最合适的方式是
选项：
A:无条件传输
B:条件查询
C:中断传输
D:DMA传输
答案: 【DMA传输】

13、问题:处理器发送给外设的命令数据，一般会存放在接口电路中的哪一类端口里
选项：
A:控制端口
B:数据端口
C:状态端口
D:地址端口
答案: 【数据端口】

14、问题:下列各种方式中，无需CPU执行指令的数据传输方式是
选项：
A:无条件
B:查询
C:DMA
D:中断
答案: 【DMA】

15、问题:使用程序查询方式进行数据传输时，导致微处理器效率低下的主要原因是
选项：
A:处理器需要不停地读取外设状态，并进行判断才能决定是否进行数据传输
B:需要传输的数据量大
C:数据传输前中需要保存工作状态
D:数据传输前中需要恢复工作状态
答案: 【处理器需要不停地读取外设状态，并进行判断才能决定是否进行数据传输】

16、问题:中断控制传输的特点是
选项：
A:数据传输由外设主动发起
B:数据传输由处理器主动发起
C:在发起和传输整个过程中不需要CPU介入
D:传输速率快
答案: 【数据传输由外设主动发起】

17、问题:I/O端口采用统一编址的特点是
选项：
A:可使存储器地址空间最大化
B:可使端口地址空间最大化
C:需要专门的信号线来区分地址总线上出现的是存储单元地址还是端口地址
D:存储器与端口可以采用相同的指令访问
答案: 【存储器与端口可以采用相同的指令访问】

18、问题:关于微处理器的系统地址总线，以下说法正确的是
选项：
A:可用于对接口内不同端口进行地址译码
B:可用于在微处理器与控制端口之间传送信息
C:可用于在微处理器与数据端口之间传送信息
D:可用于在微处理器与状态端口之间传送信息
答案: 【可用于对接口内不同端口进行地址译码】

19、问题:关于I/O接口电路中保存的控制信息，说法正确的是
选项：
A:来自微处理器系统地址总线
B:来自微处理器系统数据总线
C:来自微处理器系统状态总线
D:来自外设
答案: 【来自微处理器系统数据总线】

20、问题:关于I/O接口电路中保存的外设状态信息，说法正确的是
选项：
A:可以利用系统地址总线送给处理器
B:可以利用系统数据总线送给处理器
C:必须利用系统控制总线送给处理器
D:必须利用专用总线送给处理器
答案: 【可以利用系统数据总线送给处理器】

21、问题:对于某低速外设，微处理器希望只有当外设准备好数据后才与之进行数据交互。要完成这种数据传输需求，最好选用
选项：
A:无条件传送
B:查询传送
C:中断传送
D:DMA传送
答案: 【中断传送】

22、问题:关于微处理器系统中的中断技术，以下说法正确的是
选项：
A:能够减轻外设负担
B:能够减轻微处理器负担
C:能够使数据传输速率达到最高
D:能够增加数据交换精度
答案: 【能够减轻微处理器负担】

23、问题:在微处理器系统中，中断向量通常是指
选项：
A:中断服务程序的入口地址
B:中断源的优先级
C:中断发生的先后顺序
D:中断源的类型编号
答案: 【中断服务程序的入口地址】