HackEle的博客

转载 使用FPGA制作一个便携式 ADAS 系统

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材之前已经介绍过《FPGA在汽车电子中应用-ADAS》，但是很多人留言说是没有相关例程，应用不够直观，所以，今天他来了-使用FPGA制作一个便携式 ADAS 系统（源码开源）。ADAS 到底是什么？ADAS 是车辆中的电子系统，使用先进技术来协助驾驶员。它们提供重要信息，自动执行困难任务并提高整体安全性。功能包括：车道偏离警告 (La...

转载 FPGA领域中”神“一样的人

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材从20世纪80年代FPGA诞生以来，在这个领域诞生了无数个大神或者有突出贡献的领路者，今天我们就简单盘点一下那些近现代开源领域中的大神。以下排名不分先后：alexforencich - A神A神的开源项目我在之前PCIe、以太网等都介绍过，在开源界很多项目都是以A神的代码为参考进阶的。以下是按照大神主页的star排名的项目：veri...

转载 由浅入深说单片机：看大神们总结的经验

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材单片机该怎么学你会运用单片机吗？我想你一定学过，但不一定会运用。因为学习单片机比学习其他学科需要付出更多的努力和代价，不仅要学习理论知识还要练习实际操作，而且主要是在实际操作中才能真正学到单片机技术。此外，学习单片机还需要投入一定的学习成本，随着你学习知识的扩展成本还会增加。学习单片机的动机不外乎有四种：一是为兴趣爱好而学，二是为专...

转载 如何使用Microblaze 就地执行（XIP）程序

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材就地执行(eXecute In Place，下面简称XIP)，即芯片内执行，是指应用程序可以直接在非易失存储器或闪存中取指然后译码、执行，不必再把代码读到系统RAM中。它是使用共享内存的扩展，以减少所需的总内存量。AMD的软核处理器Microblaze可以通过AXI Quad SPI IP实现XIP的功能。AMD提供参考设计XAPP...

转载 稚晖君玩了个大的：开源人形机器人全套图纸+代码

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材赶着1024的程序员节，刚刚稚晖君发了个大福利：智元人形机器人，全套资料全球开源，包括设计图纸和代码！具体而言，这次开源的是智元家的灵犀X1，就是今年8月份发布会彩蛋环节亮相的那个：△身高133厘米，重约33公斤灵犀X1诞生于智元X-Lab实验室（也可以简单理解为智元内部的稚晖君实验室），6月立项，10人团队不到2个月就搞出来了。虽...

转载 xilinx_ip_license申请

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材在使用FPGA的时候，有些IP核是需要申请后才能使用的，本文介绍如何申请xilinx IP核的license。1.申请一个xilinx的账号blog.csdn.net/sheng__ju这个网址介绍的比较全面，可以看一下。2.申请IP核license同样进入xilinx官网xilinx.com/选择support下面的Down...

转载 ZYNQ PL架构

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ZYNQ PL 部分等价于 Xilinx 7 系列 FPGA，因此我们将首先介绍 FPGA 的架构。简化的 FPGA 基本结构由 6 部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等，如下图所示：　　每个单元的基本概念介绍如下。　　（1）可编程输入/输出单元　...

转载 CORDIC算法理论与代码实现（VHDL）

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材为什么会出现CORDIC算法呢？对于三角函数计算，理论接触较多的应该就是级数展开的方法 ，通过逼近的方式进行计算，比如泰勒级数。但是因为这种多项式函数在计算的过程中需要大量使用到浮点数计算，而对于缺乏硬件乘法器的器件而言这种计算方式的实现是很困难的。有了问题，自然就会有人出来解决，1959年J. Volder就首次提出了CORDIC...

转载 图像预处理算法————灰度化处理

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材图像预处理算法适合在FPGA上完成，原理简单且需要快速处理，通常有灰度化、中值、均值滤波等，以及颜色空间转换算法。灰度图像是一种特殊的彩色图像（R=G=B的彩色图像） 只有一种颜色分量，单通道的0-255方法：一般有分量法、最大值法、平均值法、加权平均法四种方法对彩色图像进行灰度化。一：最大值法将彩色图像中的三分量亮度R，G...

转载 AMD FPGA – 久经考验

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材这条令人振奋的消息让我开始思考长生命周期器件的诸多好处。用这些 AMD 器件进行产品设计的工程师可以期待其产品在未来 16 到 21 年持续获得支持。在加入 AMD 之前，我曾是一名 FPGA 板卡设计师，我还记得我的第一个技术项目：一款基于 AMD Spartan™ II FPGA 的低成本评估板，该产品于 2000 年推出，而我...

转载 Verilog常数赋值、字符串、标识符

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材1.整数赋值按照Verilog 2005的标准：0-9、a-f、z、x称作数字位（digit）；表示数字正负的’+‘和’-‘视作一元操作符（unary operator）；常说的二进制、八进制、十进制、十六进制称作数字的基（base）；其在Verilog中的表示’b’、‘o’、‘d’、'h’称作基格式（base format）字符；...

转载 FPGA在医疗方面的应用

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材FPGA支持以灵活、低风险的方式成功实施系统设计，同时提供了最佳的成本效率和增值的差异化功能，延长了医疗保健应用的生命周期，包括诊断成像、电子医疗、治疗和生命科学与医院设备。在医疗方面的应用非常广泛，以下是几个主要的应用领域：医学影像处理：FPGA可以用于加速医学影像的处理，如CT扫描、MRI等大型医学影像数据的实时处理和后处理。通...

转载 什么是芯片领域中的逻辑综合Synthesis

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材在芯片领域，逻辑综合是芯片设计的关键一步，将high-level hardware description转化为详细的硬件设计。芯片领域中的逻辑综合是什么？综合是指将用Verilog或VHDL等高级语言编写的硬件描述转换为代表设计物理实现的特定网表的过程。它涉及将电路的功能描述翻译成结构表示，包括逻辑门、触发器和互连关系。综合在芯片...

转载 Xilinx FPGA的约束设置基础

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材1、约束文件Xilinx ISEFPGA设计中的约束文件有3类：用户设计文件（.UCF）、网表约束文件（.NCF）、物理约束文件（.PCF），可以实现时序约束、引脚约束、区域约束。用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再进过实现后生成PCF文件。UCF文件的优先级最高。2、UCF文件的语法...

转载 芯片中的标准单元是什么？

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材标准单元是芯片中的基本概念，彻底改变了集成电路（IC）的设计和制造。这些模块化基本模块构成了高效和可扩展的芯片设计的基础，在灵活性和性能之间提供了理想的平衡。通过使用预先设计和测试的组件，如逻辑门，设计师可以专注于更high level的设计，加快IC开发过程，同时保持性能的一致性。芯片中的标准单元标准单元是预先设计和预先验证的功能...

转载 Vivado中AXI IP核的创建和读写逻辑分析

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材本文包含两部分内容：1）AXI接口简介；2）AXI IP核的创建流程及读写逻辑分析。1AXI简介（本部分内容参考官网资料翻译）自定义IP核是Zynq学习与开发中的难点，AXI IP核又是十分常用的自定义IP核，因此掌握AXI IP核的创建流程及通信机制显得尤为重要。要搞懂AXI IP核，就必须先了解AXI接口。先介绍如下...

转载 false path的基础知识和示例

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材false path是STA中的一个非常常见的术语。它指的是不需要优化timing路径，在芯片的正常工作情况下，这个path的timing永远不需要满足。在正常情况下，从触发器发出的信号必须在一个时钟周期内被另一个触发器捕获。然而，在某些情况下，来自launch 触发器的信号在什么时间到达接收触发器并不重要，导致此类场景的tming...

转载 热烈庆祝中华人民共和国成立75周年！

转载 高效模板：Visio高效FPGA设计框图、时序图

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材FPGA_DESIGN模板介绍主要有一下几个图形：FPGA_DESIGN 图形基于此模板，你可以轻松高效的画出如下的几个时序图：逻辑组件模板主要图形：状态机模板主要图形：百度云分享地址通过百度网盘分享的文件：visio FPGA 模板链接：https://pan.baidu.com/s/1DRvYAR-OuPFjTJ431dkZLA...

转载 【科普】介绍PCIe的4种复位机制

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材PCIe总线中定义了四种复位名称：冷复位（Cold Reset）、暖复位（Warm Reset）、热复位（Hot Reset）和功能层复位（Function-Level Reset，FLR）。其中FLR是PCIe SPEC V2.0加入的功能，因此一般把另外三种复位统称为传统的复位方式（Conventional Reset）。其中冷...

转载 Xilinx XDMA IP学习

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材1. xdma IP核的功能完成PC和FPGA通过pice接口的通信,主要是进行数据传输读写部分分为两种，一种是数据的读写，另一种数配置数据的读写。在数据读写部分，DMA通过MIG控制DDR完成数据读写。配置数据读写通过与BRAM通过AXI-lite总线连接完成，XDMA将PCIe配置信息存在BRAM，在进行配置信息读写时，将传入主...

转载 最酷的 FPGA 技术之一：DFX 实例精讲

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材在微秒内交换“硬件”：使用 AMD 的 FPGA 即可实现。该技术称为DFX(Dynamic Function Exchange)。注意和产品设计的DFX区别：在1982年，NCR公司开始了一个正式的计划，以在其整个业务中实施制造可生产性的设计。到1989年，该计划已被正式命名为“Design forExcellence”（DFX...

转载 FPGA基础-时序分析与时序约束

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材一、为什么要进行时序分析和时序约束 PCB通过导线将具有相关电气特性的信号相连接，这些电气信号在PCB上进行走线传输时会产生一定的传播延时。 而FPGA内部也有着非常丰富的可配置的布线资源，能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCK RAM、DSP和接口模块等资源能够相互通信，完成所需功能。 ...

转载 Mac上的统一内存是什么？

关注、星标公众号，精彩内容每日送达来源：网络素材当苹果首次开始从英特尔处理器过渡到自己的基于ARM的架构时，其Mac内部发生了很大变化，其中最大的变化之一是其M系列片上系统（SoC）使用内存的方式，也就是统一内存(unified memory)。但是什么是统一内存？它在你的Mac上是如何工作的？什么是统一内存？统一内存意味着CPU和GPU使用相同的内存，而不是GPU拥有自己的独立内存。这旨在使片...

转载 借得银河融融天光，拥得人间十分月色。岁岁年年，好愿圆满。

转载 越来越“热”的芯片，如何降温？

关注、星标公众号，精彩内容每日送达来源：网络素材近年来，为了满足 5G、AI、汽车电子等新兴市场不断增长的算力需求，芯片的集成度不断提高，相应的功耗也随之增加。功耗增加会产品热量，当热度达到一定程度，芯片轻则宕机，重则损毁。一个直观的生活案例，这就好比我们的手机，过热会直接死机。因此芯片散热已是当今工程师的“必修课”。但为了满足便携性和美观性需求，电子设备的尺寸又必须不断减小，这就导致给散热系统...

转载 FPGA实现串口升级及MultiBoot(二)FPGA启动流程

关注、星标公众号，精彩内容每日送达来源：网络素材这个系列开篇肯定要先了解FPGA的启动流程，试想一下：我想实现MultiBoot，那么我应该在什么时候开始升级，升级失败后FPGA进行了哪些操作，以及怎么回到Golden区？还有一个问题，就是我硬件打板回来，烧写进FLASH后起不来，这应该怎么排查？缩略词索引：K7:Kintex 7V7:Vertex 7A7:Artix 7以上所有这些的前提就是理...

转载 multiboot远程升级详解

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材Multiboot功能介绍Multiboot是指多镜像启动,比如在FPGA的加载flash里面存放2个或者多个FPGA的配置文件,每个配置文件都可以单独完成FPGA的逻辑配置,如下图1所示;图1 multiboot Flash中配置镜像文件的结构如上图所示,Flash里面包含了Golden Bitstream和Update Bist...

转载 FPGA在图像处理中的算法结构

关注、星标公众号，精彩内容每日送达来源：网络素材将图像处理的算法转换为FPGA系统设计的过程称为算法映射。映射过程中首目标便是确定系统设计的结构，在图像处理中常用的两中系统设计结构：流水线结构；并行阵列结构。流水线设计基本概念流水线处理源自现代工业生产装配线上的流水作业，是指将待处理的任务分解为相对独立的、可以顺序执行的而又相互关联的一个个子任务。流水线处理是高速设计中的一个常用设计手段，如果某...

转载 FPGA入门-Vivado 使用教程

关注、星标公众号，精彩内容每日送达来源：网络素材一、创建新项目1.1 启动 Vivado打开 Vivado 应用程序，进入欢迎界面。1.2 创建新项目在欢迎界面选择“Create New Project”。输入项目名称和路径。选择“RTL Project”，并勾选“Do not specify sources at this time”。选择目标器件（如 XC7Z020-1CLG484）。点击“...

转载 开发者分享｜使用 PingPong DMA 实时数据采集的参考设计

关注、星标公众号，精彩内容每日送达来源：网络素材前言在嵌入式系统设计中，我们经常有实时数据采集的需求。低速率的数据一般处理难度不高，但是随着数据速率的提高，可能需要面对有限的硬件资源与系统性能的矛盾。这时候，就对软、硬件的设计要求有了更高的要求。比如处理高速率的数据的时候，经常需要更大的硬件资源，比如片上 RAM，FIFO 来缓冲数据，以提高数据的吞吐率。但是一般 FPGA 内部的片上资源很有限...

转载 XILINX FPGA高速串行接口GTX

关注、星标公众号，精彩内容每日送达来源：网络素材吉比特收发器（MGT）是吉比特级串行器/解串器（SERDES）的别名。赛灵思7系列FPGA内部集成了能实现高速数据收发RocketI/O模块，采用了CML高速电平逻辑、CDR、线路编码（8B／10B）和预加重等技术的RocketI/O硬核模块，可极大地减小时钟扭曲、信号衰减和线路噪声对接收性能的影响，从而使传输速率进一步提高，可用于实现吉比特以太网...

转载 FPGA内部资源(Xilinx) ---- IDELAY(延时)

关注、星标公众号，精彩内容每日送达来源：网络素材1. 7系列IO资源HR bank  在7系列FPGA中，其HR bank的IO结构如下图所示。其中在HR bank的IO都会有如下的结构部分，分别是信号输入输出的pad，然后会经过IOB，在HR bank中有用于输入延时的资源IDELAYE2这个结构。在HR bank中，没有用于输出的延时结构。最后是输入输出的逻辑或者串并转换的Serdes。...

转载 ISE 转 Vivado 技巧：为什么 CPR 操作得出的效果却是相反的？

关注、星标公众号，精彩内容每日送达来源：网络素材为什么CPR操作得出的效果却是相反的？在进行时序分析时片上工艺差别通常会导致严重的“时钟悲观效应”。这种问题可以通过CPR（Clock Pessimism Reduction）操作来恢复.然而经常有用户咨询我们说在他们的设计中CPR操作并没有降低“时钟悲观效应”，效果却是相反的，在时序上并没有增加反而离时序要求差的更多了。在setup分析时，CPR...

转载 MIPI、LVDS、RGB、HDMI等接口对比

关注、星标公众号，精彩内容每日送达来源：网络素材液晶屏有RGB TTL、LVDS、MIPI、HDMI接口，这些接口区别于信号的类型（种类），也区别于信号内容。具体RGB TTL接口信号类型是TTL电平，信号的内容是RGB666或者RGB888还有行场同步和时钟；LVDS接口信号类型是LVDS信号（低电压差分对），信号的内容是RGB数据还有行场同步和时钟；MIPI DSI接口信号类型是LVDS信号...

转载 异步时钟约束的四种方法

关注、星标公众号，精彩内容每日送达来源：网络素材对于异步时钟有四种方法进行约束。本文介绍了每种方法的优缺点：1、set_false_path这是最原始的方法，在时序分析设计早期比较流行。这种方法有两个缺点：a. 两个方向都需要约束：clock1->clock2 以及 clock2->clock1b. 该路径没有时序要求，因此理论上路径延迟完全依赖于所使用的工具。而且这两种路径可能导向...

转载 小米手环9拆解：芯片国产化率再次加速

关注、星标公众号，精彩内容每日送达来源：网络素材拆解本次拆解的是小米手环9 NFC版本，手环的外观基本没多大变化，重点还是来看下拆解后的硬件方案。从结构来看，主要是由屏幕，结构件的中框和后盖，以及PCB主板和电池组成。屏幕采用1.62英寸 AMOLED屏，上面覆盖2.5D强化玻璃盖板，最高支持1200nits亮度。屏幕背面FPC电路上带有触摸芯片和环境光传感器，支持全屏触摸操作以及屏幕自动亮度调...

转载 关于 Vivado HLS 的三大误读

关注、星标公众号，精彩内容每日送达来源：网络素材目前，在高层次综合（HLS, High Level Synthesis）领域，Vivado HLS可谓独树一帜。它有效地拉近了软件工程师与FPGA之间的距离，加速了算法开发的进程，缩短了产品上市时间。对于工程师，尤其是软件工程师而言是一个福音。在实际工程中，如何利用好这一工具仍值得考究。本文将介绍使用Vivado HLS时的几个误区。误读1：只要是...

转载 FPGA开发流程

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材FPGA开发流程1.1 一般性的FPGA开发流程图1- 一般性FPGA开发流程设计输入：创建FPGA工程，添加设计源文件，比如HDL文件、EDIF或NGC网表文件、原理图、IP核模块、嵌入式处> 理器以及数字信号处理器模块等。设计综合: FPGA开发工具的综合引擎将编译整个设计,并将HDL源文件转译为特定结构的设计网表约束输入...

转载 FPGA可以解决哪些问题？

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材FPGA 允许在单个芯片中实现大量数字逻辑，其运行速度相对较高，并且只需很少或不需要在 CPU 内核上运行的传统顺序程序即可完成其工作。这种数字逻辑可以实现任何东西，从简单的UART到由数十个CPU内核组成的架构，每个CPU内核都运行自己的小程序，并在共享任务上相互通信。或者，它可以是几组不同的逻辑在处理完全独立的任务，这些任务彼此...