- 博客(945)
- 收藏
- 关注
RSS订阅转载 数字锁相环：二阶环的FPGA实现
关注、星标公众号，精彩内容每日送达来源：网络素材一.依据模拟环设计数字环根据信号与系统的分析理论，一个系统完全由系统函数来确定，因此我们可从系统函数的角度出发，找到模拟电路与数字电路的转换关系，最终根据环路滤波器的数字域系统函数进行数字化设计。1.1从模拟到数字——双线性变换连续时间系统H(s)的极点有两种情况：单重节点和多重节点。但是一个多重节点环节可以看成由多个单重极点环节级联构成。例如，对...
2025-01-15 11:30:32
10
转载 如何在 Vivado 中查询 LUTRAM 的 BEL 属性和 LOC 属性？
关注、星标公众号，精彩内容每日送达来源：网络素材几乎所有 AMD 可编程器件都具有 CLB 资源，可以在 LUT 中实现小型存储器。在网表中，这些资源被称为LUTRAM或分布式 RAM。这些 LUTRAM 不像 Vivado 中的其他单元那样遵循典型结构。本文说明了推断或例化的 LUTRAM 的结构。在相应架构的《库指南》中列出了可用的各种类型的 LUTRAM 原语。以下提供了一些参考资料...
2025-01-14 11:30:57
6
转载 FPGA频率测量的三种方法
关注、星标公众号，精彩内容每日送达来源：网络素材1、FPGA频率测量？频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义。通常的频率测量方法有三种：直接测量法，间接测量法，等精度测量法。2、直接测量法2.1、方法直接测量法也叫频率测量法，即在固定在时间t内对被测信号的脉冲数进行计数，然后求出单位时间内的脉冲...
2025-01-13 11:30:17
22
转载 温故知新，高阻态和三态门
关注、星标公众号，精彩内容每日送达来源：网络素材高阻态高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。高阻态的实质：电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。他的极限可以认为悬空。也就是说理论上高...
2025-01-10 11:30:34
17
转载 基于FPGA的GigE Vision相机图像采集方案设计
关注、星标公众号，精彩内容每日送达来源：网络素材1 概述 GigE Vision是一个比较复杂的协议，要在FPGA中完全实现具有较大的难度。如果FPGA作为接收端希望实现GigE Vision相机的配置和图像采集功能，则只需要实现其中小部分功能即可。本文对原有GigE Vision协议的结构进行了裁剪，仅保留设备搜索、寄存器配置和图像采集三个主要功能。并在FPGA中成功实现了对Ba...
2025-01-09 11:32:02
38
转载 抛砖引玉，教你学习各种总线技术
关注、星标公众号，精彩内容每日送达来源：网络素材如果一座只能容一个人来往的独木桥，两端的人都想要过桥，为了不拥挤、阻塞，那我们就得采取有效的办法。比如规定某段时间哪端的人过桥，另一端的人就等着该他过桥的时间段的到来，同时也还可以规定人多时要按先来后到或年龄长幼的次序过桥。在这不经意间，我们就体会到了现代电子信息数据通过总线按时分系统传输的最原始的思想。现代网络信息的发展，特别是对于成本和空间而言...
2025-01-02 11:30:33
36
转载 SystemVerilog历史考古
关注、星标公众号，精彩内容每日送达来源：网络素材SystemVerilog是基于Verilog的硬件描述语言（HDL）和基于Vera的硬件验证语言（HVL）的组合，具有来自断言语言的附加功能。该语言的HDL部分来自IEEE 1364-2001，现在在技术上已经弃用，取而代之的是SystemVerilog（IEEE 1800）。它扩展了VHDL的一些功能，如接口interface。增加了新的应用...
2024-12-31 11:31:32
17
转载 一篇文章搞懂CPLD/FPGA架构与原理
可编程逻辑器件（Programmable Logic Device，PLD）起源于20世纪70年代，是在专用集成电路（ASIC）的基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级PLD时，不需额外地改变PCB电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩...
2024-12-28 09:00:24
259
转载 大多数FPGA的程序存储器（FLASH）为什么都放在外面呢？FPGA的主要应用又是什么？...
关注、星标公众号，精彩内容每日送达来源：网络素材点击上方蓝字关注我们FPGA的主要应用： FPGA由于其较高的价格和成本，决定了FPGA不能像单片机那样被广泛的使用，FPGA的针对于高端处理市场（类如：手机处理器，平板，工业控制系统）或许你会有些疑问，为什么在高端电子产品市场几乎难以看到FPGA的使用，几乎全是专用集成电路（ASIC）芯片，就是我们常说的定制芯片，为什么FPGA的应用会这...
2024-12-27 11:30:10
56
转载 利用Xilinx HLS将C++代码快速部署于FPGA（Cordic算法）
关注、星标公众号，精彩内容每日送达来源：网络素材据观察，HLS的发展呈现愈演愈烈的趋势，随着Xilinx Vivado HLS的推出，intel也快马加鞭的推出了其HLS工具。HLS可以在一定程度上降低FPGA的入门门槛（不用编写RTL代码），也可以在某些场合加速设计与验证（例如在FPGA上实现OpenCV函数），但个人还是喜欢直接从RTL入手，这样可以更好的把握硬件结构。Xilinx官方文档表...
2024-12-26 11:30:59
52
转载 ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集
关注、星标公众号，精彩内容每日送达来源：网络素材1，硬件工作环境ADC：ADS52J90。FPGA：kintex7。供电：12V/4A直流电源。该板卡最多外接32通道2Vpp模拟信号以及20路外部触发信号。数据传输接口方式有千兆以太网接口、高速光纤接口以及低速USB串口。需要用到的工具为万用表、示波器、信号发生器。图1：硬件PCB2，逻辑开发环境Vivado2017.4(但也能够兼容ise...
2024-12-25 11:30:44
40
转载 ADS52J90开发笔记(6)—LVDS_16通道_14bit_60MSPS数据采集
关注、星标公众号，精彩内容每日送达来源：网络素材1，硬件工作环境ADC：ADS52J90。FPGA：kintex7。供电：12V/4A直流电源。该板卡最多外接32通道2Vpp模拟信号以及20路外部触发信号。数据传输接口方式有千兆以太网接口、高速光纤接口以及低速USB串口。需要用到的工具为万用表、示波器、信号发生器。图1：硬件PCB2，逻辑开发环境Vivado2017.4(但也能够兼容ise14...
2024-12-25 11:30:44
47
转载 ADS52J90开发笔记(3)—LVDS_8通道_10bit_200MSPS数据采集
关注、星标公众号，精彩内容每日送达来源：网络素材1，硬件工作环境ADC：ADS52J90。FPGA：kintex7。供电：12V/5A直流电源。该板卡最多外接32通道2Vpp模拟信号以及20路外部触发信号。数据传输接口方式有1Gbps以太网接口、高速光纤接口以及usb-uart。需要用到的工具为万用表、示波器、信号发生器。图1：硬件PCB2，逻辑开发环境Vivado2017.4(但也能够兼...
2024-12-24 11:30:41
43
转载 ADS52J90开发笔记(4)—LVDS_16通道_10bit_100MSPS数据采集
关注、星标公众号，精彩内容每日送达来源：网络素材1，硬件工作环境ADC：ADS52J90。FPGA：kintex7。供电：12V/4A直流电源。该板卡最多外接32通道2Vpp模拟信号以及20路外部触发信号。数据传输接口方式有千兆以太网接口、高速光纤接口以及低速USB串口。需要用到的工具为万用表、示波器、信号发生器。图1：硬件PCB2，逻辑开发环境Vivado2017.4(但也能够兼容ise...
2024-12-24 11:30:41
96
转载 ADS52J90开发笔记(1)—芯片介绍
关注、星标公众号，精彩内容每日送达来源：网络素材小青菜哥哥前段时间一直忙着开发ADS52J90这款芯片，最近总算是搞定了，在这里必须要做下笔记，涉及的内容太多，免得过段时间就遗忘了。本篇先按照datasheet的内容，突出开发过程中的重点，中文介绍一下这款ADC，开发笔记接下来慢慢更新~1，芯片特性内置16通道ADC，可以配置成8、16、32通道模拟信号输入每个ADC的分辨率可以配置成10b...
2024-12-23 11:30:26
71
转载 ADS52J90开发笔记(2)—硬件设计与工作模式定义
关注、星标公众号，精彩内容每日送达来源：网络素材高速数据转换器设计师原本使用传统单端 CMOS 接口，约在十五年前改用差分 LVDS 接口，因为后者数据传输速率较高(CMOS接口上限约200Mbps，LVDS上限约1Gbps)，亦可改善信号线与供电的噪声耦合。但LVDS接口的缺点为在采样速度较慢的情况下较为耗电，因此CMOS接口并未被完全取代，至今仍有人使用。由于ADC的演进必须提高采样率及通道...
2024-12-23 11:30:26
25
转载 Versal DDRMC 如何使用Micron仿真模型进行仿真
关注、星标公众号，精彩内容每日送达来源：网络素材作者：Kathy Ren，AMD工程师；来源：AMD开发者社区Versal器件上DDR4硬核控制器DDRMC跑仿真时，按照IP的默认设置，在IP wizard中使能了“Internal Responder”，就可以直接进行仿真了。这种方法非常的简单，但是，DDR4这一侧的模型是包含在内部的，接口信号是隐藏的，所以用户无法直接观察到DDR4管脚上的波...
2024-12-18 11:31:08
44
转载 JESD204B 使用说明
关注、星标公众号，精彩内容每日送达来源：网络素材JESD204B IP核作为接收端时，单独使用，作为发送端时，可以单独使用，也可以配合JESD204b phy使用。JESD204B通常配合AD或DA使用，替代LVDS,提供更高的通讯速率，抗干扰能力更强，布线数量更少。本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速AD...
2024-12-18 11:31:08
143
转载 使用FPGA搭建逻辑分析仪-USB2.0篇
之前文章介绍过使用串口做的逻辑分析仪，今天我们介绍基于USB2.0+FPGA的逻辑分析仪。在开始之前我们先介绍一个逻辑分析仪的上位机-sigrok，没有一个好的上位机，即使硬件做出来也不会有好的体验。sigrok先放官网：https://sigrok.org/wiki/Main_Page做逻辑分析仪不可规避的上位机软件，可以看下目前能支持的逻辑分析仪：这是明确是从sigrok改版或者直接使用的产品...
2024-12-16 11:31:08
37
转载 verilog语法进阶
关注、星标公众号，精彩内容每日送达来源：网络素材模块的结构、数据类型、变量和基本运算符号3.1.模块的结构Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。下面举例说明：图1 模块示例m请看上面的例子: 程序模块旁边有一个电路图的符号。在许多方面，程序模块和电路图符号是一致的，这是因为电路图符号的引脚...
2024-12-13 10:30:27
44
转载 FPGA-PLL输出频偏引发的问题
关注、星标公众号，精彩内容每日送达来源：网络素材还是调试图像问题，有一个芯片输出图像有闪屏现象。系统初步定义如下：说明：（1）24MHz晶振输出时钟一方面输入FPGA，另一方面输入到CHIP0，作为CHIP0的工作时钟（绿色线条）；（2）FPGA输入24M时钟，经过PLL输出36MHz与74.25MHz，作为逻辑时钟，将视频流数据经过ENCODE编码模块，输出8/16bits并行数据到端口（灰色...
2024-12-13 10:30:27
44
转载 SOPC、SoC 、FPGA ，异同优缺点的介绍及常见应用场景
关注、星标公众号，精彩内容每日送达来源：网络素材一、关于SoC概念：SoC(System On Chip)为片上系统或系统级芯片，就是在单一芯片上集成很多存储单元、功能模块等，且都由一个中央控制单元通过总线来控制它们的工作。优势：低功耗、高性能、高集成、高带宽。二、关于SOPC1.概念片上可编程系统（System On a Programmable Chip），将处理器、存储单元及各种功能模块等...
2024-12-12 10:30:29
101
转载 FPGA编程语言-verilog语法详解
关注、星标公众号，精彩内容每日送达来源：网络素材Verilog语法的基本概念一、Verilog HDLVerilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Veril...
2024-12-10 10:30:14
263
转载 使用FPGA搭建逻辑分析仪
之前介绍过使用RP2040制作逻辑分析仪及示波器，今天我们使用FPGA搭建逻辑分析仪。目前国内逻辑分析仪主流的架构都是使用FPGA+USB PHY，结合FPGA的优点及USB的高接入性使其一直占据着中高端市场。今天就使用FPGA搭建逻辑分析仪，为了通用性，这次和上位机通信选择串口，这样移植性大大增加。整体架构该项目由 7 个模块组成，用于实现逻辑分析仪功能：触发控制器、采样率计数器、缓冲区、控制模...
2024-12-09 10:30:56
111
转载 图像高斯滤波的原理与FPGA实现思路
关注、星标公众号，精彩内容每日送达来源：网络素材1.概念高斯分布图像滤波之高斯滤波介绍图像处理算法|高斯滤波 高斯滤波(Gaussian filter)包含很多种，包括低通、高通、带通等，在图像上说的高斯滤波通常是指的高斯模糊(Gaussian Blur)，是一种高斯低通滤波。通常这个算法也可以用来模糊图像，提供模糊滤镜。也可以用来过滤自然界的高斯白噪声。 高斯分布（正态分布）是一个常见的连...
2024-12-06 10:30:27
109
转载 Xilinx 7系列收发器GTX入门讲解
关注、星标公众号，精彩内容每日送达来源：网络素材一、前言芯片间的数据传输根据同一时间传输的bit数分为串行传输和并行传输。串行传输：每次传输1bit数据，该方式具有传输距离长，传输可靠，但延迟高，数据带宽低。并行传输：每次可传输多bit数据，具有传输效率高，但传输距离短，因同时多路传输相互之间存在干扰导致信号容易失真。二、芯片间数据传输技术发展芯片间数据传输时，要保证数据准确被接...
2024-12-04 10:31:04
116
转载 Vivado之实现（布局布线）流程浅析
关注、星标公众号，精彩内容每日送达来源：网络素材一、前言本文将介绍Vivado进行综合，以及布局布线的内部流程，熟悉该流程后结合Settings中对应的配置选项，对于时序收敛调试将更具有针对性。二、Implementation（实现）实现流程由一系列的子流程组成，包括：Design Initialization设计初始化、Opt Design设计优化、Power ...
2024-12-03 10:30:54
234
转载 一篇文章搞懂软核（MicroBlaze）的固化和启动
这也是《FPGA实现串口升级及MultiBoot》系列中的一篇文章，作为一个专题单独出来说明。本篇文章分为三个主题：固化、启动和MultiBoot实现。固化分为SPI和BPI FLASH两种情况；启动分为SREC解析及加快启动模式的ELF直读；最后就是MultiBoot实现的时候应该注意什么。固化软核的固化和外部FLASH及应用程序大小有很大关系。小应用程序，使用BRAM即可运行，固化的时候和逻辑...
2024-12-02 10:30:12
404
转载 新手的FPGA学习必备的四个基础知识详解
关注、星标公众号，精彩内容每日送达来源：网络素材 FPGA已成为现今的技术热点之一，无论学生还是工程师都希望跨进FPGA的大门。那么我们要玩转FPGA必须具备哪些基础知识呢？下面我们慢慢道来。 （一） 要了解什么是FPGA 既 然要玩转FPGA，那我们首先最重要的当然是要了解什么FPGA。FPGA（Field-Programmable Gate Array），即现场可编程门阵列。看到编程两个...
2024-11-29 10:30:47
63
转载 三种常见平方根算法的电路设计及Verilog实现与仿真
关注、星标公众号，精彩内容每日送达来源：网络素材一、平方根及三种常见平方根算法简介数学是物理的基础，是广大世界的基本组成部分，而数学运算是数学理论的核心部分，数学运算有加减乘除乘方等基本运算，拓展的运算里有一项是开方运算，开方运算在数字计算、图形显示等领域具有重要的地位，所以如何在硬件上实现该运算可以提高计算单元的性能，加快计算速度。本文实现的算法包括二分迭代法、牛顿迭代法、逐次逼近法，前两种方...
2024-11-28 10:30:55
83
转载 FPGA进行多路并行插值滤波（多相滤波）的实现原理
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材多相滤波器的基本概念是把FIR滤波器分割成若干较小的单元，然后组合这些单元的结果。首先，让我们考虑一个基于常规8抽头FIR滤波器的抽取子系统的符号表示，如图11所示(为了使用这些例子，我们假设抽取因子为M = 4 )。 图11 基于传统的8抽头FIR滤波器的抽取器的符号表示 现在让我们假设主时钟正在以某一频率fHz运行。像往常一...
2024-11-25 10:00:15
271
转载 一篇文章理解信号与系统以及数字信号处理
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材第一课 什么是卷积 卷积有什么用 什么是傅利叶变换 什么是拉普拉斯变换引子很多朋友和我一样，工科电子类专业，学了一堆信号方面的课，什么都没学懂，背了公式考了试，然后毕业了。先说”卷积有什么用”这个问题。(有人抢答，”卷积”是为了学习”信号与系统”这门课的后续章节而存在的。我大吼一声，把他拖出去枪毙！)讲一个故事:张三刚刚应聘到了一个...
2024-11-23 10:00:36
88
转载 跨时钟域传输总结
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材一、单比特CDC传输1.1 慢到快快时钟域相比慢时钟域采样速度更快，也就是说从慢时钟域来到快时钟域的信号一定可以被采集到。既然快时钟一定可以采集到慢时钟分发的数据，那么考虑的问题就只剩下如何保证采样到的信号质量！最常用的同步方法是双级触发器缓存法，俗称延迟打拍法。信号从一个时钟域进入另一个时钟域之前，将该信号用两级触发器连续缓存两次...
2024-11-22 10:00:29
84
转载 4nm工艺，跑分115万，比亚迪推出自研汽车芯片
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材对于手机而言，芯片很重要，比如高通、联发科等，向全球供应手机芯片，可以从手机厂商那绵绵不断的赚钱。而对于智能汽车而言，芯片也同样重要，并且智能汽车需要的芯片种类似乎更多，需要智能座舱芯片，需要自动驾驶芯片。而近日，国产汽车巨头，推出了一颗国内最先进的汽车芯片，采用的是4nm的工艺，用于智能座舱。用于其方程豹豹这款车型上，这款车型以强...
2024-11-21 10:01:02
61
转载 HDL Coder生成Xilinx DSP48E1注意事项
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材下图为Xilinx 7系列FPGA中使用的DSP48E1的框图图1 Xilinx DSP48E1 Series从中我们可以看出，输入有两个寄存器，如果用到后面的加法/减法器，与乘法器之间会有一个寄存器，然后加法/减法器的输出有一个寄存器P。因此，如果我们**仅使用一个乘法器**时，建议在前后都加上一个delay模块并且设置delay...
2024-11-20 10:00:49
58
转载 FPGA实现算法硬件加速的方法与步骤
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材当设计者试图从算法中获得最佳性能但软件方法已无计可施时，可以尝试通过硬件/软件重新划分来进行加速。FPGA易于实现软件模块和硬件模块的相互交换，且不必改变处理器或进行板级变动。本文阐述如何用FPGA来实现算法的硬件加速。如果想从代码中获得最佳性能，方法包括优化算法、使用查找表而不是算法、将一切都转换为本地字长尺寸、使用注册变量、解开...
2024-11-19 10:00:54
277
转载 Versal DDRMC硬核应用
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材AMD Versal产品从2018年发布，至今已有6年多。从最初的数据中心和5G应用，到越来越多进入各行各业FPGA工程师的指尖；公众号相关文章也从NOC/CIPS理论架构学习，到AMD VM180/VCK190开发板操作和例程演示，再到基于Versal芯片的实际设计。本文以国内用户群体最多的Versal AI EdgeVE230...
2024-11-18 10:02:30
77
转载 FPGA中可执行文件：bit/bin/mcs/elf
关注、星标公众号，精彩内容每日送达来源：网络素材FPGA里面的可执行文件都涉及到 *.bit， *.mcs， *.bin 和 *.elf，到底都有什么用，应该怎么用呢，这篇文章会简单介绍下这几种文件。bin_bit_mcs从上图可以看出，bit是带有头信息的配置文件，bin文件是不带头信息的的配置文件，MCS是ASCII文件，包含地址和校验和信息。bit文件bit 文件一般用于JTAG在线进行...
2024-11-12 10:30:23
266
转载 FPGA中数的表示方法
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材1. 概述基于FPGA实现各种设计的首要前提是理解并掌握数字的表示方法，计算机中的数字表示方法有两种：定点数表示法和浮点数表示方法。其中，对于浮点数尽管当前应用最为广泛的是基于IEEE 754所设计的浮点数表示方法，Xilinx（忘记Altera中是否有对应的IP核）的IP核中也提供了相应的设计方法，但其表示方法缺乏FPGA设计应有...
2024-11-08 10:00:36
91
转载 FPGA中的浮点四则运算
点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材由于定点的四则运算比较简单，如加减法只要注意符号扩展，小数点对齐等问题即可。在本文中，运用在前一节中描述的自定义浮点格式FPGA中数的表示方法（下），完成浮点四则运算的实现过程1.自定义浮点格式加（减）法运算基于FPGA 实现的浮点加法运算包括了一系列对尾数和指数部分的操作：移位、交换、格式化、舍入和格式化等。如下图所示，自定义浮点...
2024-11-07 10:01:06
190
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人