- 博客(2)
- 收藏
- 关注
RSS订阅原创 ISERDESE3/OSERDESE3例化和仿真
当使用FPGA进行ADC数据的处理时，由于目前一些ADC的工作频率已达到GHz，使得FPGA并不能直接处理这么高速的信号，这就需要对高速信号进行串并转换，实现数据的降速。FPGA资源中，我们可以通过直接例化ISERDESE/OSERDESE资源来实现数据的串并转换和并串转换。1、在vivado18.3 Language Templates中可以查找serdes资源的原语。如上图所示，不同的FPGA系列，有不同的原语。这里使用的是Kintex UltraScale系列，所以我们选择ISERDESE3原
2021-04-12 23:14:15
5971
1
原创 使用Cadence组件进行Pspice仿真
我们安装好Cadence套件后，会发现电脑里多了很多各种各样的软件，光选择用哪个软件就让人感到头疼。笔者最近想要仿真滤波器，趁此机会，把学习过程记录下来。1、打开Cadence套件中的Design Entry CIS。2、File–>New–>Project，进行新工程的创建。3、在弹出的对话框里填写工程名，选择 Analog or Mixed A/D，选择工程存放的位置，点击ok完成创建。4、这里新建一个空工程，选择create a blank project5、在打开的工
2020-05-28 00:17:56
5102
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人