带优先级的叫号机电路设计

大作业

429350261@qq.com

1. 设计思路

思路：

1. clk_vip监控VIP按键次数

2. clk_custom监控普通客户

3. clk_waiter监控waiter按键次数（按优先级分为clk_waiter_vip和clk_waiter_custom）

1. 判断len_vip队列是否为空

2. 判断len_custom队列是否为空

4. len长度输出

len = len_vip + len_custom；

len_vip = clk_vip-clk_waiter_vip;

len_custom = clk_custom-clk_waiter_custom;

端口：

port(clk,clk_vip,clk_waiter,clk_custom:in std_logic;
         len:out std_logic_vector(6 downto 0);       --长度输出端口（0~20）
         waiter:out std_logic_vector(6 downto 0);    --服务数据端口
         vip_sign : out std_logic_vector(3 downto 0);--vip客户标志位
         man:out bit:='0');                          --队满指示灯

信号：

	signal  rst : bit:='0';                                          --队长满20停止信号
	signal  vip_key,custom_key,                                      --客户按键数量
			waiter_vip,waiter_custom,                                --服务员按键数量
			len_vip,len_custom,len_sign:std_logic_vector(6 downto 0);--客户长度与等待长度

2. 编译与下载

1. 原理图

2. 运行截图

3. 源代码

1. 主程序逻辑

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity main is
	port(clk,clk_vip,clk_waiter,clk_custom:in std_logic;
         len:out std_logic_vector(6 downto 0);    --长度输出端口（0~20）
         waiter:out std_logic_vector(6 downto 0);  --服务数据端口
         vip_sign : out std_logic_vector(3 downto 0);--vip客户标志位
         man:out bit:='0'
        );
end main;
architecture behav of main is
    signal  rst : bit:='0';                                      --队长满20停止信号
	signal  vip_key,custom_key,                             --客户按键数量
			waiter_vip,waiter_custom,