Js_cold的博客

原创 液晶屏LVDS接口Timing

原创 Mini-LVDS Interface Specification

Mini-LVDS Interface Specification Revision 0.1

原创 LVDS 协议标准

LVDS协议标准

原创 Vivado SDK打开失败

1.本地工程目录不变从Vivado启动不进入SDK。2.本地工程目录改变从Vivado启动不进入SDK。3.本地工程目录不变从Vivado启动进入SDK，但是没有工程文件。4.本地工程目录改变从Vivado启动进入SDK，但是没有工程文件。5.外部工程从Vivado启动不进入SDK。6.外部工程从Vivado启动启动进入SDK，但是没有工程文件。.......总之不进入SDK或者启动进入SDK但是没有工程文件。

原创 Xilinx SDK工程导入与导出

工程导出工程导出1.选择Flie -> Export...

原创 Vivado烧录找不到对应Flash型号

1.找到vivado安装目录的xicom_cfgmem_part_table.csv文件，把flash型号加到这个文件里面，其余项根据需要复制已经存在的Flash属性即可。Flash型号种类繁多，Vivado本身自带的Flash型号不全，导致直接在线烧录时找不到对应的Flash型号，下面以华邦的Flash为例。如：D:\Xilinx\Vivado\2017.4\data\xicom\xicom_cfgmem_part_table.csv。3.就可以在如下界面中找到添加的flash型号了。

原创 Video Processing Subsystem编译报错

电脑时间改成比如2019年等等，就可以正常编译，并且编译完成后，恢复成当前日期亦可，只要不reset_project都可以正常编译。

原创 FPGA Ku平台V-By-One接收

目前市面上V-By-One接口由于LCD玻璃的庞大需求，VBO TX得到了广泛应用，直接能够驱动8K玻璃面板的芯片方案已经很成熟。但是VBO RX能够做到8K向下兼容，lane数和数据排列自定义的芯片就少见。根据FPGA高速Serdes直接解析VBO RX，灵活配置高速口数量，支持逐点/左右分屏/四分屏/八分屏等数据排列，已成功实现8K120Hz/60Hz、4K120Hz/60Hz等分辨率解析，纯逻辑代码编写，不受FPGA平台限制，移植便捷，欢迎交流指正。

原创 FPGA Ku平台V-By-One点8K屏

根据协议采用Ku FPGA高速Serdes直接驱动屏，充分利用Ku的高速口数量优势，支持逐点/左右分屏/四分屏/八分屏等，已成功实现8K120Hz/60Hz、4K120Hz等屏驱动，纯逻辑代码编写，不受FPGA平台限制。下图格式不全，最高可以支持8K120Hz-64Lane。

原创 FPGA K7平台V-By-One点4K60hz屏

根据协议采用FPGA高速Serdes直接驱动屏，节省传统的转换芯片，支持逐点/左右分屏/四分屏等，纯逻辑代码编写，不受FPGA平台限制。采用FPGA高速Serdes直接驱动屏，充分发挥FPGA的优势。