- 博客(3)
- 收藏
- 关注
RSS订阅原创 riscv-gnu-toolchain交叉编译器安装流程
riscv-gnu-toolchain交叉编译器安装流程下载源代码riscv-gnu-toolchain是github上的一个开源项目，它的地址是https://github.com/riscv/riscv-gnu-toolchain，如果网速可以的话可以直接通过git命令从该地址克隆下来源代码；反之，网速较差的用户需要考虑从国内的镜像地址获取该项目的源代码。该项目包含一个主目录riscv-gnu-toolchain以及目录下的8个子模块，分别是qemu, glibc, musl, newlib, r
2022-05-08 00:59:43
1241
转载 综合工具支持的verilog关键字汇总
1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，negedge，posedge，operators，output，parameter。（2）所有综合工具都不支
2021-03-01 12:53:02
1632
转载 Verilog仿真器的分层事件队列
Verilog仿真器的分层事件队列转载：https://www.cnblogs.com/loves6036/p/5630214.html仿真器首先按照仿真时间对事件进行排序，然后再在当前仿真时间里按照事件的优先级顺序进行排序。活跃事件是优先级最高的时间，在活跃事件之间，它们的执行顺序是随机的。两个缩写：RHS(right-hand-side) 和LHS(left-hand-side)。前者指等式右边的表达式或者变量(RHS expression or RHS variable)，后者指等式左边的
2021-03-01 12:50:35
732
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人