计算机体系结构

一、计算机体系结构

1、计算机体系结构以图灵机理论为基础，属于冯·诺依曼体系结构。

2、五大组成部件：运算器、控制器、存储器、输入/输出设备（I/O）

二、组成部件

1、运算器（Arithmetic Unit）：负责程序运算与逻辑判断等操作。

1.1算术逻辑单元（Arithmetic And Logic Unit，ALU）：负责算术、逻辑运算。如加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作。

1.2累加寄存器（ACcumulator Register，AC）：暂时存放ALU运算的结果。（又称累加器，是一个通用寄存器）

‌1.3程序状态字寄存器（Program Status Word，PSW）：保存了由算术或逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果的进位、溢出、零、负、符号等标志，以及中断和系统工作状态等信息。（又称程序状态字、状态条件寄存器）

【运算结果进/借位标志（C）、运算结果溢出标志（O）、运算结果为零标志（Z）、运算结果为负标志（N）、运算结果符号标志（S）】

1.4数据寄存器（Data Register，DR）：用于临时存储从内存中读取或写入的数据，作为CPU和内存之间数据传送的中转站。（又称数据缓冲寄存器）

2、控制器（Controller）：负责访问程序指令、指令译码，协调各周边组件与各单元间的工作。

2.1程序计数器（Program Counter，PC）：负责记录当前指令的地址，并在指令执行完毕后，生成下一条指令的地址。

2.2指令寄存器（Instruction Register，IR）：存储由存储器取得的指令。

2.3指令译码器（Instruction Decoder，ID）：将指令中的操作码翻译成控制信号。

2.4时序产生器（Timing Generator）：产生时序脉冲节拍信号，使计算机有节奏、有次序地工作。

2.5操作控制器（Operation Controller，OC）：将控制信号组合起来，控制各个部件完成相应的操作。

2.6地址寄存器（Address Register，AR）：用来保存CPU当前所访问的主存单元的地址。

（1）运算器和控制器组成中央处理器（Central Processing Unit，CPU）

（2）CPU的6个主要寄存器‌包括‌程序计数器（‌PC）、‌指令寄存器（‌IR）、‌地址寄存器（‌AR）、‌数据寄存器（DR）、‌累加寄存器（AC）和‌程序状态字寄存器（PSW）。

3、存储器（Memory）：许多存储单元的集合，用来存储程序和各种数据信息的记忆部件。

3.1寄存器存储器（Register）：由多个寄存器组成的存储器，如CPU 内部的通用寄存器组，一般由几个或几十个寄存器组成，其字长一般与计算机字长相同，主要用来存放地址、数据及运算的中间结果，速度与CPU 匹配，容量很小。

3.2高速缓冲存储器（Cache）：隐藏在寄存器和主存之间的一个高速小容量存储器，用于存放CPU 即将或经常要使用的指令和数据。一般采用静态RAM 构成，用于缓冲CPU 与慢速主存之间的性能差异，提高存储系统的访问速度。

3.3主存储器：简称主存，是CPU中除寄存器外唯一能直接访问的存储器，用于存放指令和数据。CPU通过主存地址直接、随机地读写主存储器。

主存一般由地址寄存器、数据寄存器、存储体、控制线路和地址译码电路等构成。（主存并不是单一的内存，还包括BIOS、硬件端口等）

3.4外存储器：简称外存或辅助存储器，计算机主机外部的存储器。外存容量很大，但存取速度相对较低。（磁盘、磁带、光盘存储器、磁盘阵列和网络存储系统等）外存用来存放当前暂不参与运行的程序和数据，以及一些需要永久性保存的数据信息。

（1）随机存取存储器（Random Access Memory，RAM）：按照地址随机读写数据存储单元。【主存】

（1.1）静态随机存取存储器（Static Random Access Memory，SRAM）：不断电能够一直保持【Cache】

（1.2）动态随机存取存储器（Dynamic Random Access Memory，DRAM）：定时刷新【内存】

（1.3）相联存储器（Content Addressable Memory，CAM）：根据内容选择读写数据存储单元。【Cache】

（2）只读存储器（Read Only Memory，ROM）：只能读出其中的内容。【BIOS、光盘】

（3）顺序存取存储器（Sequential Access Memory，SAM）：存储单元中的内容依地址顺序访问。【磁带】

（4）直接存取存储器（Direct Access Memory，DAM）：不必经过顺序搜索就能在存储器中直接存取信息的存储器。【磁盘】

（5）闪速储存器（Flash Memory）：介于可擦除可编程ROM（EPROM）和电可擦除可编程ROM（EEPROM）之间，非挥发性（永久性）的存储器。【内存卡】

4、输入输出设备

4.1I/O接口：接口又称界面，两个独立子系统之间的相联部分。

4.2I/O寻址

（1）独立I/O寻址方式：I/O设备的端口地址空间与存储器地址空间是完全分开、相互独立。
（2）存储器映像I/O寻址方式：将I/O设备的端口作为存储器的单元来对待，每一个端口占用存储器的一个地址单元，利用对存储器的存储单元进行操作的指令实现数据传送。【访存】

【I/O端口占用地址总线的最高位为“1”】

4.3I/O控制：主机与外设间进行数据传输的控制方法主要有程序控制方式、中断方式、DMA等。

（1）程序控制方式：通过CPU执行相应的程序代码控制数据的输入输出，此过程依赖程序代码和CPU运算，效率比较低。

（2）中断控制方式：在系统运行过程中有紧急事件发生时，CPU暂停当前正在执行的程序，先转去处理紧急事件的子程序，此时需要保存CPU中各种寄存器的值，称为保存现场；紧急事件处理结束后恢复原来的状态，再继续执行原来的程序。效率不会非常高。

（3）直接存储器存取（Direct Memory Access，DMA）控制方式：在传输数据时将从一个地址空间复制到另一个地址空间的过程中，只要CPU初始化这个传输动作，传输动作的具体操作由DMA控制器来实行和完成，这个过程中不需要CPU参与，数据传送完毕后再把信息反馈给CPU。若CPU处理I/O事件时有大量数据需要处理时，通常不使用中断，而采用DMA方式，这样极大地减轻了CPU的负担，提高I/O系统处理数据的能力，减少CPU的周期浪费。