文章目录
1.计算机基本组成
1.1. 计算机的基本组成
一、冯诺依曼计算机的特点
1. 计算机由五大部件组成
2. 1
3. 1
4. 1
5. 1
6. 1
二、存储器的基本组成
1. 储存体-存储单元-存储文件
·存储单元:存放一串二进制代码
·存储字:存储单元中二进制代码的组合
·存储字长:存储单元中二进制代码的值,每个存储单元赋予一个地址
2. MAR:存储器地址寄存器,与存储单元个数有关
3. MDR:保存了从CPU,存储器的数据,反应存储字长。
三、运算器结构
1. ACC:保存
2. ALU:计算
3. X:保存数值
4. MQ寄存器(乘除法运算才会用)
四、控制器
1. 功能
2. 组成
1. 取指令:PC(程序计数器)具有计数功能。
2. 分析指令:IR(指令寄存器)存放当前预处理指令
3. 执行指令:CU(指令控制器)分析指令
1.2. 计算机执行一条指令过程
- 取指令:PC→MAR→M→MDR→IR
- 分析指令:OP(IR)→CU
- 执行指令:Ad(IR)→MAR→M→MDR→ACC(取指令结束)
- PC=PC+1
·
·
· - 打印结果
1.3.计算机硬件主要技术指标
- 机器字长 CPU 一次能处理数据的位数,与CPU中的寄存器位数有关
- 运算速度:
- 主频
- 核数:每个核支持的线程数 - CPI :执行一条指令所需时钟周期
- MIPS:每秒执行多少条指令
3.总线
3.1总线的基本概念
二、总线定义:总线是连接各个部件的的信息传输线,是各个部件共享的传输介质
三、总线上信息传送
串行:适合比较远的连接(应用更多)
并行:
3.2总线的分类
-
片内总线 芯片内部的总线
-
系统总线 计算机各部件之间的信息传输线
- 数据总线 双向 与机器字长、存储字长有关,一般是<=机器字长。
- 地址总线 单向 与存储地址、I/0地址有关
- 控制总线 有出(存储器读写,总线允许,中断确认)有入(中断请求,总线请求)
-
通信总线
3.3总线特性及性能指标
一、物理特性
二、总线特性
三、 总线的性能指标
1. 总线宽度 数据线的根据
2. 标准传输率 每秒传输的最大字节数
3. 始终
四、总线标准
3.4总线结构
- 一、单总线结构
- 多总线结构
- 双总线结构
- 三总线结构
- I/0总线
- 主存总线
- DMA总线 (内存和设备之间通信)
- 四总线结构
- 主存总线
- 高速总线
…
3.5总线控制
一 . 总线判优控制
1. 基本概念
- 主设备(模块) 对总线有控制权
- 从设备(模块) 响应从设备发来的总线命令
- 总线判优控制
1. 集中式
- 链式查询
- 计数器定时查询
- 独立请求查询
2. 分布式
二、总线通信控制
1. 目的:解决通信双方协调配合问题
2. 总线传输周期
·申请分配阶段 主模块申请,总线仲裁决定
·寻址阶段 主设备向从模块给出地址和命令
·传输阶段 主从模块交换数据
·结束阶段 撤销
三、 总线通信的四种方式
1. 同步通信 统一时标,控制数据传送
2. 异步通讯 采用应答方式
3. 半同步通信 同步异步结合
4. 分离式通信 充分挖掘系统总线每一个的
(三)异步通信:不互锁,半互锁,全互锁
(四)半同步:可以给出一条wait信号,等待一个T
(五)分离式通信:子周期1:主模块申请占用总线,发出命令等等,使用完释放总线的使用权
子周期2:从模块申请占用总线,将各种信息送至总线上。
分离式通信特点:
1. 各个模块有权申请占用总线
2. 采用同步方式通信,不等对方回答
3. 各模块准备数据时,不占用总线
4. 总线被占用是,无空闲
4. 存储器
4.1概述
一. 存储器分类
1. 按储存介质分类
- 半导体 TTL、MOS 易失
- 磁表面存储器
- 磁芯存储器
- 光盘存储器
2. 按照存取方式分类
- 存取时间与物理地址无关(随机访问)
1.随机存储器RAM
2.只读存储器
-存取时间与物理地址有关(串行访问)
1.顺序存取存储器 磁带
2.直接存取存储器 磁带
3. 按照在计算机中的作用分类
- 主存储器
1.RAM(静态RAM,动态RAM)
2.ROM(只读)
-Flash Memory U盘 比主存慢,比辅助存储慢
- 告诉缓冲存储器(cache)
- 辅助存储器
二、存储器三个主要特性的关系
1.
2.缓存-主存层次和主存-辅存层析(局部性原理)
缓存-主存 硬件连接(解决CPU和主存的速度不够快)
主存-辅存 软硬件结合(解决容量不够大)
缓-主:主储存器地址(实地址/物理地址)
主-辅:虚拟储存器-虚地址-逻辑地址
4.2主储存器
4.2.1 概述
1.主存的基本组成
2.主存和CPU的联系
3.主存中存储单元地址的分配
-高位字节地址为字地址(大端,大尾)
-低位字节地址为字地址(小段,小尾)
4. 主存的技术指标
(1)存储容量 主存存放二进制代码的总位数
(2)存取速度
- 存取时间 得到地址到得到数据的时间
- 存取周期 连续两次独立的存储器操作(读或者写所需的最小时间 )
(3)宽带 位/秒
4.2.2 半导体储存芯片简介
1.半导体存储芯片基本结构
- 地址线(单向)10位/14
- 数据线(双向)4/1
- 芯片容量:1K*4位/16k*1位
- 片选线:决定访问哪个芯片(CS,CE)可以让某个芯片或者二某些芯片同时工作
- 读写控制线(WE低电平写,高电平度)
2.半导体存储芯片的译码驱动方式
(1)线选法
(2)重合法
3.随机存取储存器(RAM)
- 静态RAM(SRAM)
- 动态RAM(DRAM)
三管和单管的操作
读放大器-跷跷板电路,两端电路相反,0-63与64-128的储存意思相反
(4)动态RAM刷新(刷新与行地址有关)
1.集中刷新
(2)分散刷新
(3)结合
- 两者对比
4.只读储存器
-掩模ROM(MROM)
-PROM
-EPROM
-EEPROM(电可擦写)
-Flash Memory
5.储存器和CPU的连接
1.存储器容量的扩展
-位扩展(增加存储字长)
-字扩展(增加存储字数量)
举例:
-字、位同时扩展
2.储存器和CPU的连接
(1)地址线的连接(高位做片选信号)
(2)数据线的连接
(3)读/写命令线的连接
(4)片选线的连接
(5)合理选择存储芯片
(6)其他 时序,负载
eg:4.1 讲解
eg4.2 书上有答案,所以就不写了
6. 存储器的校验
校验能力和任意两组合法代码之间的二进制位的最少差异数有关
1.编码的最小距离:任一两组合法代码之间的二进制位数的最少差异(纠错,检错能力和编码最小距离有关)
L-1 = D+C(D>=C)
L ——编码的最小距离
D——检测错误的位数
C——纠正错误的位数
2.汉明码的组成
汉明码采用奇偶校验
... .......采用分组校验
-分成n个
汉明码的分组是一种非划分方式
-
汉明码的组成
- 汉明码的组成需要k个校验位
有 2 k ≥ n + k + 1 有2^{k} \geq n+k+1 有2k≥n+k+1
- 检测位的位置2^i(i=0,1,2……)
- 汉明编码的最小距离是3
7.提高访存速度 ·采用高速器件 ·采用层次结构 cache-主存 ·调整主存结构 A单体多字系统 B.多体并行系统 a.高位交叉 b.低位交叉(在不改变存取周期的前提下,可以提高传输带宽)