第19章 分页：快速地址转换（TLB）

使用分页作为核心机制来实现虚拟内存,可能会带来较高的性能开销。因为要使用分页,就要将内存地址空间切分成大量固定大小的单元(页),并且需要记录这些单元的地址映射信息

我们要增加所谓的(由于历史原因[CP78])地址转换旁路缓冲存储器(translation-lookasidebuffer,TLB[CG68,C95]),它就是频繁发生的虚拟到物理地址转换的硬件缓存(cache)。因此,更好的名称应该是地址转换缓存(address-translation cache)。

19.3 谁来处理 TLB 未命中

现代的体系结构(例如,MIPS R10k[H93]、Sun 公司的 SPARC v9[WG00],都是精简指令集计算机, Reduced-Instruction Set Computer, RISC),有所谓的软件管理 TLB (software-managed TLB)。发生 TLB 未命中时,硬件系统会抛出一个异常(见图 19.3 第 11 行),这会暂停当前的指令流,将特权级提升至内核模式,跳转至陷阱处理程序(trap handler)。

19.5 上下文切换时对 TLB 的处理

有了 TLB,在进程间切换时(因此有地址空间切换),会面临一些新问题。具体来说,TLB 中包含的虚拟到物理的地址映射只对当前进程有效,对其他进程是没有意义的。所以在发生进程切换时,硬件或操作系统(或二者)必须注意确保即将运行的进程不要误读了之前进程的地址映射。

19.6 TLB 替换策略

TLB 和其他缓存一样,还有一个问题要考虑,即缓存替换(cache replacement) 。具体来说,向 TLB 中插入新项时,会替换(replace)一个旧项,这样问题就来了:应该替换那一个?