- 博客(2)
- 收藏
- 关注
原创 Maybe跨时钟域?同步性太差?
写SPI的时候,想接收SDO传过来的数据。检测SCLK的上升沿,对SDO进行移位存储。//rdata always @ (posedge SCLK or negedge rst_n) begin if(!rst_n) begin rdata <= 8'd0 ; end else begin if(swith[15] == 1'b1 && write...
2018-07-11 09:15:58 231 2
原创 SPI
`timescale 1ns/1ns module spi_interface ( //clk&&rst_n input rst_n , //spi_interface input SCLK , input CS , input SDI , output SDO , //reg output [ 7:0] ...
2018-07-11 09:15:19 264 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人