- 博客(3)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 Verilog判断信号上升沿、下降沿
Verilog判断信号上升沿、下降沿 判断信号上升沿、下降沿往往作为整体程序比较关键的一环； 在实践应用中不能仅仅依靠几个对被判断信号的跟随进行判断， 在实践电路中如果被判断信号是根据系统时钟上升沿变化的， 被检测信号跳变与时钟可能会因为竞争或其他因素影响导致会滞后时钟上升沿几纳秒； 如果对判断电平有固定延时或其他苛刻条件的话，仅仅依靠时钟上升沿来判断可能会导致至少一个时钟的误差。 根据上面描述的这些情况，这段程序充分利用了系统时钟的上升沿和下降沿， 判断被检测电平变化的反应精准控制在信号到来
2021-02-24 09:52:06
8968
原创 Verilog 并行输入 串行输出+数据更新
Verilog 并转串输出+数据更新和别的并转串不同的是这次是并转串plus 笔者看网上大多数有关Verilog并转串程序实践性较差，要么输出延时较大，要么不支持输入数据更新输出，还有的就是从低位到高位输出（个人觉得不大方便）。 那么废话少说，直接看代码，注释个人认为比较详细了，就不赘述了。 笔者是一个刚毕业的大学生，能力一般水平有限，望各位多多指教。// 并转串 //// 顺序：从高位到低位 //module pts (clk,
2020-10-31 09:30:25
3416
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人