- 博客(13)
- 收藏
- 关注
RSS订阅原创 如何删除 VS Code 配置文件里的“文件夹和工作区”
打开 VS Code -> 管理 -> 配置文件，可以看到“文件夹和工作区”内有很多文件夹，
2026-03-04 10:08:32
90
原创 SystemVerilog Event 与 UVM uvm_event 的区别
/ 声明事件// 触发事件// 非阻塞触发// 等待事件@my_event;// 边沿敏感等待// 电平敏感等待// 声明 uvm_event// 在 UVM 组件中创建事件// 触发事件（可携带数据）// 等待事件// 等待下一次触发// 等待上一次或下一次触发SystemVerilog 的event和 UVM 的uvm_event：简单、高效，适合局部同步：功能丰富，适合复杂的验证环境中的组件间通信。
2025-09-18 14:18:17
839
原创 SystemVerilog 中的 Event 用法详解
SystemVerilog事件机制提供了进程间同步的强大工具。文章介绍了事件的7种典型用法：1)基本声明触发与等待，包括边沿敏感和电平敏感方式；2)进程同步示例，展示多进程协作；3)事件合并与重复触发技术；4)面向对象应用，包括类内事件和类间通信；5)事件数组实现批量管理；6)与任务/函数的结合方式；7)高级模式如超时控制和优先级处理。这些方法覆盖了从基础到高级的事件应用场景，为验证环境中的复杂同步需求提供了系统化解决方案。
2025-09-18 14:11:52
615
原创 如何把一个数组的值赋给另一个数组
在 SystemVerilog 中，将数组的值赋给另一个数组有多种方法，具体取决于数组的类型（静态数组、动态数组或队列）以及您需要的赋值方式。
2025-08-26 09:55:22
605
原创 XRUN的命令行中[-v xxx.v] 和直接跟文件 [xxx.v]或[xxx.sv] 有什么区别
摘要：Cadence Xcelium(xrun)仿真工具中，-v选项用于指定Verilog库文件（仅解析模块声明但不编译实现），适用于第三方IP或黑盒模块；而直接指定.v/.sv文件会完整编译所有代码，适用于设计文件和测试平台。关键区别在于-v选项按需加载可节省资源，直接编译则确保全部参与仿真。实际应用中常混合使用：-v处理库文件，直接编译设计代码。注意SystemVerilog文件使用-v时需符合库文件规范。
2025-05-28 14:01:55
768
原创 I2C协议，I3C协议相关内容
目录I2C相关：I3C相关：关于I2C（一）：基本介绍_i2cwyvhzyy-CSDN博客I2C协议研读（一）：规范介绍和基本概念_the i2c-bus specification-CSDN博客I2C协议研读（二）：位传输和数据传输_i2c msb-CSDN博客I2C协议研读（三）：仲裁和时钟同步_i2c clock synchronization-CSDN博客I2C协议研读（四）：7位地址格式_7位地址 最后一位读写-CSDN博客I2C协议研读（五）：7位地址构成详解_i2c地址-CSDN博客I2C协议
2024-05-11 15:38:51
487
1
原创 我的创作纪念日
提示：你过去写得最好的一段代码是什么？提示：当前创作和你的工作、学习是什么样的关系。提示：可以和大家分享最初成为创作者的初心。提示：在创作的过程中都有哪些收获。提示：职业规划、创作规划等。
2023-06-25 09:23:57
170
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人