STM32F103R6之系统架构

主系统由四个驱动单元和四个被动单元构成。

四个驱动单元：

• M3内核的Dcode总线（D-bus）
• 系统总线
• 通用DMA1
• 通用DMA2

四个被动单元：

• 内部SRAM
• 内部闪存存储器（flash）
• FSMC
• AHB到APB的桥

 

图 1系统结构

---

• ICode总线将Cortex™-M3内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。
• DCode总线将Cortex™-M3内核的DCode总线与闪存存储器的数据接口相连接(常量加载和调试访问)。
• 系统总线连接Cortex™-M3内核的系统总线(外设总线)到总线矩阵，总线矩阵协调着内核和DMA间的访问。
• 总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁，仲裁利用轮换算法。另外AHB外设通过总线矩阵与系统总线相连，允许DMA访问。
• 两个AHB/APB桥在AHB和2个APB总线间提供同步连接。APB1操作速度限于36MHz，APB2操作于全速(最高72MHz)。在每一次复位以后，所有除SRAM和FLITF以外的外设都被关闭，在使用一个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟。