- 博客(5)
- 收藏
- 关注
RSS订阅原创 FPGA学习Verilog第四天
第九章 Verilog HDL 模型的不同抽象级别Verilog 模型可以是实际电路中不同级别的抽象。所谓不同的抽象级别，实际上是指同一个物理电路，可以在不同的层次上用Verilog语言来描述它。如果只从行为和功能的角度描述某一个电路模块，就称为行为模块 ；如果从电路结构的角度来描述该电路模块，就称为结构模块。抽象的界别和它们对应模型常可以分为以下5种，即Verilog语法支持数字电路系统5种不...
2019-07-17 15:47:18
463
原创 FPGA学习Verilog第三天
第五章 条件语句、循环语句、块语句与生成语句Verilog 中部分语句与C相似，但也有些与C不同，如块语句、生成语句、csesx和casez等，即使将新概念与硬件结构联系起来、#5.1条件语句（if_else 语句）Verilog HDL语言提供了3种形式的if语句。（1）if (a > b) out1 = int1;（2）第二种形式 if (a > b)...
2019-07-16 14:59:38
1059
原创 FPGA学习Verilog第二天
3.2数据类型及其常量与变量Verilog 有四个基本的数据类型，它们是：reg型、wire 型、integer型和parameter型。；其他类型是：large型、medium型、scalared型、time型、small型、tri型、trio型、tril型、triand型、trior型、trireg型、vectored型、wand型、wor型。这些类型中除了time型以外，其他与系统设计没有...
2019-07-15 17:29:02
1265
1
转载 FPGA学习 Verilog 第一天
Verilog介绍Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。每个模块要进行端口定义,并说明输入输出口,然后对模块的功能进行行为逻辑描述。Verilog结构完全嵌在module和endmodule声明语句之间，每个Verilog程序包括四个主要部分：端口定义、I/O说明、内部信号声明、功能定...
2019-07-13 12:06:17
613
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人