AD7714寄存器应用指南

ad7714寄存器概述

AD7714 包含八个片上寄存器，可通过器件的串行端口访问。

其中第一个是通信寄存器，它控制通道选择，决定下一个操作是读还是写操作，还决定下一个读或写操作访问哪个寄存器。与器件的所有通信都必须从对通信寄存器的写操作开始。上电或 RESET 后，设备需要写入其通信寄存器。写入该寄存器的数据决定了对该器件的下一个操作是读操作还是写操作，还决定了该读或写操作发生在哪个寄存器。因此，对器件上任何其他寄存器的写访问首先是对通信寄存器的写操作，然后是对选定寄存器的写操作。从器件上任何其他寄存器（包括输出数据寄存器）的读操作开始于对通信寄存器的写操作，然后是从选定寄存器的读操作。通信寄存器还控制通道选择，DRDY 状态也可通过从通信寄存器读取。
第二个寄存器是模式寄存器，用于确定校准模式和增益设置。
第三个寄存器标记为滤波器高位寄存器，它决定字长、双极/单极操作，并包含滤波器选择字的高 4 位。
第四个寄存器标记为过滤器低位寄存器，包含过滤器选择字的低 8 位。
第五个寄存器是测试寄存器，在测试设备时访问。
第六个寄存器是访问器件输出数据的数据寄存器。最终寄存器允许访问器件的校准寄存器。
零刻度校准寄存器允许访问所选输入通道的零刻度校准系数，
而满刻度校准寄存器允许访问所选输入通道的满刻度校准系数。以下各节将更详细地讨论这些寄存器

寄存器详情

1.通讯寄存器 (RS2-RS0 = 0, 0, 0)
通信寄存器是一个 8 位寄存器，可以从中读取数据或写入数据。与器件的所有通信都必须以对通信寄存器的写操作开始。写入通信寄存器的数据决定下一个操作是读操作还是写操作，以及该操作发生在哪个寄存器。
一旦对所选寄存器的后续读或写操作完成，接口将返回到它期望对通信寄存器进行写操作的位置。这是接口的默认状态，上电或复位后，AD7714 处于此状态
默认状态等待对通信寄存器的写操作。在接口序列丢失的情况下，如果在 DIN 高电平的情况下进行了足够持续时间（至少包含 32 个串行时钟周期）的写操作，AD7714 将返回此默认状态。表 V 概述了通信寄存器的位名称

0/DRDY：写操作必须给该位写0，如果写1没反应，继续等待写入0。一旦向该位写入 0，接下来的 7 位将被加载到通信寄存器。 对于读操作，该位提供器件中 DRDY 标志的状态。 该位的状态与 DRDY 输出引脚相同。
RS2–RS0：寄存器选择位。 RS2 是三个选择位的 MSB。 这三位选择八个片上寄存器中的哪一个进行下一次读取或写入操作，值如下表。

CH2–CH0：频道选择。 这三位选择用于转换或访问校准系数的通道，如表 VII 中所述。 器件上有三对校准寄存器。 在全差分模式下，该器件具有三个输入通道，因此每个通道都有自己的一对校准寄存器。 在伪差分模式下，AD7714 有五个输入通道，其中一些输入通道组合共享校准寄存器。
当 CH2、CH1 和 CH0 为逻辑 1 时，器件会查看 AIN6 输入内部短路到自身。 这可以作为一种测试方法来评估没有外部噪声源的部件的噪声性能。 在这种模式下，AIN6 输入应连接到器件允许的共模范围内的外部电压。 这些位的上电或复位状态为 1,0,0，选择差分对 AIN1 和 AIN2。

2.模式寄存器 (RS2-RS0 = 0, 0, 1); Power On/Reset Status: 00␣ Hex
模式寄存器是一个八位寄存器，可以从中读取数据或写入数据。 表 VIII 概述了模式寄存器的位名称。


000：正常模式; 这是设备的正常操作模式，设备正在执行正常转换。 这是上电或 RE 后这些位的默认状态
001：自校准；这将激活由通信寄存器的 CH2、CH1 和 CH0 选择的通道的自校准。这是一个一步校准序列，完成后，器件返回正常模式，MD2、MD1 和 MD0 返回 0、0、0。启动校准时 DRDY 输出或位变为高电平，当自校准完成时返回低电平 完成并且数据寄存器中有一个新的有效字可用。 零量程校准在内部短路（归零）输入上以选定增益执行，满量程校准在内部生成的 VREF/选定增益上以选定增益执行。
010：零刻度系统校准； 这将激活由通信寄存器的 CH2、CH1 和 CH0 选择的通道上的零刻度系统校准。 在此校准序列期间，在模拟输入提供的输入电压上以选定的增益执行校准。 该输入电压应在校准期间保持稳定。 启动校准时 DRDY 输出或位变为高电平，并在此零电平校准完成且数据寄存器中有新的有效字时返回低电平。 校准结束时，器件返回正常模式，MD2、MD1 和 MD0 返回 0、0、0。
011：满量程系统校准； 这将激活所选输入通道上的全量程系统校准。在此校准序列期间，在模拟输入提供的输入电压上以所选增益执行校准。 该输入电压应在校准期间保持稳定。 再次，当校准开始时 DRDY 输出或位变为高电平，当满量程校准完成并且数据寄存器中有新的有效字可用时返回低电平。 校准结束时，器件返回正常模式，MD2、MD1 和 MD0 返回 0、0、0。

100：系统偏移校准； 这将激活由通信寄存器的 CH2、CH1 和 CH0 选择的通道上的系统偏移校准。 这是一个一步校准序列，完成后，器件返回正常模式，MD2、MD1 和 MD0 返回 0、0、0。启动校准时 DRDY 输出或位变为高电平，并在系统偏移校准完成时返回低电平 完成，并且数据寄存器中有一个新的有效字可用。 对于此校准类型，在此校准序列期间，在模拟输入提供的输入电压上以选定的增益执行零电平校准。 该输入电压应在校准期间保持稳定。 在内部生成的 VREF/选定增益上以选定增益执行满量程校准
101：背景校准； 这将激活由通信寄存器的 CH2、CH1 和 CH0 选择的通道的背景校准。 如果后台校准模式开启，则 AD7714 提供短路（归零）输入的连续自校准。 这种校准作为转换序列的一部分进行，从而延长了转换时间并将字率降低了六倍。它的主要优点是当环境温度或电源发生变化时，用户不必担心重新校准设备的偏移。 在这种模式下，零刻度校准是在内部短路（归零）输入的选定增益下执行的。 校准与正常转换交错进行，并且器件的校准寄存器会自动更新。 由于背景校准不执行满量程校准，因此应在将部件置于背景校准模式之前执行自校准。
110：零刻度自校准； 这将激活由通信寄存器的 CH2、CH1 和 CH0 选择的通道上的零电平自校准。 这种零电平自校准是在内部短路（归零）输入的选定增益下执行的。 这是一个一步校准序列，完成后，器件返回正常模式，MD2、MD1 和 MD0 返回 0、0、0。启动校准时 DRDY 输出或位变为高电平，当此零电平自检时返回低电平 -校准完成，数据寄存器中有一个新的有效字可用
111：满量程自校准； 这将激活通信寄存器的 CH2、CH1 和 CH0 选择的通道上的满量程自校准。 这种满量程自校准是在内部生成的 VREF/选定增益上以选定增益执行的。 这是一步校准序列，完成后，部件返回正常模式，MD2、MD1 和 MD0 返回 0、0、0。启动校准时 DRDY 输出或位变为高电平，当满量程自校准完成且数据寄存器中有新的有效字可用时返回低电平。
G0~G2:ad增益选择
BO：烧断电流。该位中的 0 关闭片上烧断电流。这是该位的默认（上电或复位）状态。 该位中的 1 激活烧断电流。 激活时，烧断电流连接到选定的模拟输入对，一个连接到 AIN(+) 输入，一个连接到 AIN(–) 输入。该位是为了给出一个恒流源用来查看外部传感器是否已烧毁。如果电流打开，允许传感器中的流动，测量模拟输入端的输入电压，并且测量的电压是满量程，则表明传感器已经开路。如果测量的电压为0 V，则表明传感器已短路。
FSYNC：过滤器同步。 当该位为高时，数字滤波器、滤波器控制逻辑和校准控制逻辑的节点保持在复位状态，模拟调制器也保持在其复位状态。 当该位变为低电平时，调制器和滤波器开始处理数据，并且有效字以 3 × 1/（输出更新率）可用，即滤波器的建立时间。 该 FSYNC 位不影响数字接口，如果为低电平则不复位 DRDY 输出。
3.过滤寄存器。 上电/复位状态：滤波器高位寄存器：01␣ Hex。 过滤器低位寄存器：40␣ Hex。

B/U：双极/单极操作。 该位中的 0 选择双极操作。 这是该位的默认（上电或复位）状态。 该位中的 1 选择单极操作。
WL：
WL：字长。 当从数据寄存器读取时，该位中的 0 选择 16 位字长（即，在读取操作中 16 个串行时钟周期后 DRDY 返回高电平）。 这是该位的默认（上电或复位）状态。 该位中的 1 选择 24 位字长。
BST：升流。 该位中的 0 会减少模拟前端的电流。 当器件以 fCLK IN = 1␣ MHz 或 增益1 到 4 且 fCLK IN = 2.4576␣ MHz 运行时，该位应为 0 以减少从 AVDD 汲取的电流，尽管器件 位为 1在此条件下也能正常运行。当 AD7714 以 8 到 128 的增益运行且 fCLK IN = 2.4576␣ MHz 时，该位必须为 1 以确保器件正确运行。 该位的上电或复位状态为 0
ZERO：为确保器件 A 版本的正确操作，必须将 0 写入该位。
CLKDIS：主时钟禁用位。 该位中的逻辑 1 禁止主时钟出现在 MCLKOUT 引脚上。 禁用时，MCLKOUT 引脚被强制为低电平。 此功能允许用户灵活地使用 MCLKOUT 作为系统中其他设备的时钟源，或将 MCLKOUT 作为省电功能关闭。当使用外部主时钟或 MCLKIN 引脚时，AD7714 继续具有内部时钟，并且将在其 CLKDIS 位有效的情况下正常转换。 当在 MCLK IN 或 MCLKOUT 引脚上使用晶体振荡器或陶瓷谐振器时，AD7714 时钟停止，并且当 CLKDIS 位有效时不进行任何转换。
FS11–FS0：过滤器选择。 片上数字滤波器提供 Sinc3（或 (Sinx/x)3 ）滤波器响应。 编程到这些位中的 12 位数据决定了滤波器的截止频率、滤波器第一个陷波的位置以及器件的数据速率。 与增益选择相关，它还决定了设备的输出噪声（以及有效分辨率）。
滤波器的第一个陷波出现在由关系确定的频率上：滤波第一陷波频率 =␣ (fCLK␣ IN/128)/code。
其中 code 是 FS0 到 FS11 位中代码的十进制等效值，范围为 19 到 4,000。 标称 fCLK IN 为 2.4576␣ MHz，这导致第一个陷波频率范围为 4.8␣ Hz 至 1.01␣ kHz。 为确保 AD7714 正确运行，加载到这些位的代码值必须在此范围内。不这样做将导致设备的未指定操作。
更改滤波器陷波频率以及选定的增益会影响分辨率。 表 I 至表 IV 显示了滤波器陷波频率和增益对 AD7714 有效分辨率的影响。 器件的输出数据速率（或有效转换时间）等于为滤波器的第一个陷波选择的频率。
例如，如果在 50␣ Hz 处选择了滤波器的第一个陷波，则以 50 Hz 的速率或每 20␣ ms 有一个新词可用。 如果第一个陷波在 1␣ kHz，则每 1␣ ms 有一个新单词可用。
滤波器对满量程阶跃输入变化的建立时间是最坏情况下的 4 × 1/（输出数据速率）。
例如，第一个滤波器陷波为 50␣ Hz，滤波器对满量程阶跃输入变化的稳定时间为 80␣ ms 最大值。 通过将阶跃输入变化与数字滤波器的复位同步，该建立时间可以减少到 3 × 1/（输出数据速率）。
换言之，如果在 SYNC 输入低电平或 FSYNC 位高电平时发生阶跃输入，则建立时间将为 SYNC 返回高电平或 FSYNC 返回低电平时的 3 × 1/（输出数据速率）。 如果发生通道更改，则无论 SYNC 或 FSYNC 状态如何，建立时间都是 3 × 1/（输出数据速率），因为器件在请求更改通道时会发出内部 SYNC 命令。
–3 dB 频率由编程的第一陷波频率根据以下关系确定：
滤波器 –3 dB 频率 = 0.262 × 滤波器第一陷波频率
Test Register (RS2–RS0 = 1, 0, 0)：该部分包含一个用于测试设备的测试寄存器。 建议用户不要更改此寄存器中任何位的状态，而不是从全 0 的默认（上电或 RESET）状态，因为该器件将置于其测试模式之一并且无法正确运行 .如果器件进入其测试模式之一，执行 RESET 将使器件退出该模式。使器件脱离其一种测试模式的另一种方案是通过向器件写入 32 个连续的 1 来重置接口，然后将全 0 写入测试寄存器。
Data Register (RS2–RS0 = 1, 0, 1)：该器件上的数据寄存器是一个只读寄存器，其中包含来自 AD7714 的最新转换结果。
该寄存器可以编程为 16 位或 24 位宽，由模式寄存器的 WL 位的状态决定。如果通信寄存器数据为对该寄存器的写操作设置部件，则必须实际发生写操作，以便将部件返回到它期望对通信寄存器进行写操作的位置（接口的默认状态） .但是，写入该器件的 16 位或 24 位数据将被 AD7714 忽略。
Zero-Scale Calibration Register (RS2–RS0 = 1, 1, 0); Power On/Reset Status: 1F4000␣ Hex：AD7714 包含三个零电平校准寄存器，标记为零电平校准寄存器 0 到零电平校准寄存器␣ 2。这三个寄存器完全相互独立，因此在全差分模式下，每个寄存器都有一个零电平寄存器输入通道。这些寄存器中的每一个都是一个 24 位的读/写寄存器，当写入寄存器时，必须写入 24 位；否则不会有数据传输到寄存器中。该寄存器与相关的满量程校准寄存器一起使用以形成一个寄存器对。这些寄存器对与表 VII 中概述的输入通道对相关联。虽然该器件设置为允许通过数字接口访问这些寄存器，但器件本身不再能够访问寄存器系数以正确缩放输出数据。因此，在访问校准寄存器（读取或写入操作）后，从器件读取的第一个输出数据可能包含不正确的数据。此外，在校准过程中，不应尝试对校准寄存器进行读或写操作。通过在校准寄存器操作之前将 SYNC 输入拉低或模式寄存器的 FSYNC 位拉高，并在操作完成后将它们分别拉高或拉低，可以避免这些可能性。
Full-Scale Calibration Register (RS2–RS0 = 1, 1, 1); Power On/Reset Status: 5761AB␣ Hex：AD7714 包含三个满量程校准寄存器，标记为满量程校准寄存器 0 到满量程校准寄存器 2。这三个寄存器完全相互独立，因此在全差分模式下，有一个满量程寄存器用于每个输入通道。这些寄存器中的每一个都是一个 24 位读/写寄存器，当写入寄存器时，必须写入 24 位，否则将不会向寄存器传输任何数据。该寄存器与相关的零电平校准寄存器一起使用以形成寄存器对。这些寄存器对与表␣ VII 中概述的输入通道对相关联。
当器件设置为允许通过数字接口访问这些寄存器时，器件本身不再能够访问系数以正确缩放输出数据。因此，在访问校准寄存器（读取或写入操作）后，从器件读取的第一个输出数据可能包含不正确的数据。此外，在校准过程中，不应尝试对校准寄存器进行读或写操作。这些可能性可以通过将 SYNC 输入拉低或 Mode Re 的 FSYNC 位来避免

校准操作

AD7714 包含许多校准选项，如前所述。表 XI 总结了校准类型、涉及的操作和操作的持续时间。有两种确定校准结束的方法。第一个是监视 DRDY 在序列结束时返回低电平的时间。 DRDY 不仅指示序列何时完成，而且指示部件在其数据寄存器中具有有效的新样本。这个有效的新样本是校准序列之后正常转换的结果。确定校准何时完成的第二种方法是监视模式寄存器的 MD2、MD1 和 MD0 位。当这些位在校准命令后返回 0、0、0 时，表示校准序列已完成。这种方法没有给出数据寄存器中存在有效新结果的任何指示。但是，它比 DRDY 更早地指示校准完成。模式位（MD2、MD1 和 MD0）返回 0、0、0 的时间表示校准的持续时间。 DRDY 变为低电平的序列还包括正常转换和流水线延迟 tP (2000 × tCLK IN)，以正确缩放第一次转换的结果。两种方法的时间在表中给出

电路说明

模拟输入

模拟输入范围

AD7714 包含六个模拟输入引脚（标记为 AIN1 至 AIN6），可配置为三个全差分输入通道或五个伪差分输入通道。通信寄存器的 CH0、CH1 和 CH2 位配置模拟输入排列，通道选择如表 VII 中所述。输入对（差分或伪差分）提供可编程增益输入通道，可处理单极或双极输入信号。应该注意的是，双极性输入信号以输入对的相应 AIN(–) 输入为参考。
在无缓冲模式下，这些输入的共模范围是从 AGND 到 AVDD，前提是模拟输入电压的绝对值介于 AGND␣ –␣ 30␣ mV 和 AVDD + 30␣ mV 之间。
这意味着在无缓冲模式下，该器件可以处理所有增益的单极和双极输入范围。在缓冲模式下，模拟输入可以处理更大的源阻抗，但绝对输入电压范围限制在 AGND␣ + 50␣ mV 至 AVDD – 1.5␣ V 之间，这也限制了共模范围.这意味着在缓冲模式下，双极性输入范围的允许增益存在一些限制。设置共模电压和输入电压范围时必须小心，以免超过上述限制，否则线性性能会下降。在无缓冲模式下，模拟输入直接进入 7␣ pF 输入采样电容 CSAMP。这种无缓冲模式下的直流输入漏电流最大为 1␣ nA。因此，模拟输入会看到以输入采样率切换的动态负载（参见图 3）。该采样率取决于主时钟频率和选定的增益。 CSAMP 在每个输入采样周期充电到 AIN(+) 并放电到 AIN(–)。
开关的有效导通电阻 RSW 通常为 7␣ kΩ。

CSAMP 在每个输入采样周期都必须通过 RSW 和任何外部源阻抗进行充电。 因此，在非缓冲模式下，源阻抗意味着 CSAMP 的充电时间更长，这可能会导致器件的增益误差。 表 XII 显示了允许的外部电阻/电容值，对于无缓冲模式，不会在器件上引入 16 位级别的增益误差。 表 XIII 显示了允许的外部电阻/电容值，同样适用于无缓冲模式，因此不会引入 20 位级别的增益误差。
在缓冲模式下，模拟输入进入片上缓冲放大器的高阻抗输入级。 CSAMP 通过此缓冲放大器充电，因此源阻抗不会影响 CSAMP 的充电。 该缓冲放大器的失调漏电流为 1␣ nA。 在这种缓冲模式下，较大的源阻抗会导致在源阻抗上产生直流偏移电压，但不会产生增益误差。

输入采样率

论选择何种增益，AD7714 的调制器采样频率都保持在 fCLK␣ IN/128 (19.2␣ kHz @ fCLK IN = 2.4576␣ MHz)。 然而，大于 1 的增益是通过组合每个调制器周期的多个输入样本和缩放参考电容器与输入电容器的比率来实现的。 由于多次采样，器件的输入采样率随所选增益而变化（见表 XIV）。 在缓冲模式下，输入在输入采样电容之前被缓冲。 在无缓冲模式下，模拟输入直接进入采样电容，有效输入阻抗为 1/CSAMP × fS，其中 CSAMP 是输入采样电容，fS 是输入采样率。

双极/单极输入

AD7714 的模拟输入可以接受单极或双极输入电压范围。双极性输入范围并不意味着该器件可以处理其模拟输入上的负电压，因为模拟输入的负电压不能超过 –30␣ mV 以确保器件的正确运行。输入通道是全差分或伪差分（所有其他通道参考 AIN6）。在任何一种情况下，输入通道都与 AIN(+) 和 AIN(–) 成对排列。因此，AIN(+) 输入上的单极和双极信号所参考的电压是相应 AIN(–) 输入上的电压。例如，如果 AIN(–) 为 +2.5␣ V，AD7714 配置为单极操作，增益为 2，VREF 为 +2.5␣ V，则 AIN(+) 输入端的输入电压范围为 +2.5 V至 +3.75␣ V。如果 AIN(–) 为 +2.5␣ V，并且 AD7714 配置为双极性模式，增益为 2，VREF 为 +2.5␣ V，则 AIN(+) 输入上的模拟输入范围为+1.25␣ V 至 +3.75 V（即 2.5␣ V ± 1.25␣ V）。如果 AIN(–) 位于 AGND，则无法将器件配置为双极范围超过 ±30␣ mV。通过对滤波器高位寄存器的 B/U 位进行编程来选择双极或单极选项。这会将所选通道编程为单极或双极操作。将通道编程为单极或双极操作不会改变任何输入信号调节；它只是改变了数据输出编码和传递函数上发生校准的点。

数字滤波

AD7714 包含一个片上低通数字滤波器，用于处理该器件的 sigma-delta 调制器的输出。因此，该器件不仅提供了模数转换功能，而且还提供了一定程度的滤波。当在数字域而不是模拟域中提供滤波功能时，存在许多系统差异，用户应该意识到这些差异。首先，由于数字滤波发生在模数转换过程之后，它可以去除转换过程中注入的噪声。模拟滤波不能做到这一点。此外，数字滤波器比模拟滤波器更容易编程。根据数字滤波器设计，这使用户能够对截止频率和输出更新速率进行编程。
另一方面，模拟滤波可以在模拟信号到达ADC之前去除叠加在模拟信号上的噪声。数字滤波不能做到这一点，并且在接近满量程的信号上出现的噪声峰值有可能使模拟调制器和数字滤波器饱和，即使信号的平均值在限制范围内。为了缓解这个问题，AD7714 在 sigma delta 调制器和数字滤波器中内置了超量程裕量，允许超出模拟输入范围 5% 的超量程偏移。如果噪声信号大于此值，则应考虑模拟输入滤波，或降低输入通道电压，使其满量程为模拟输入通道满量程的一半。这将以降低 1 位 (50%) 的动态范围为代价提供大于 100% 的超量程能力。此外，数字滤波器在数字滤波器采样频率的整数倍处不提供任何抑制。 然而，器件的输入采样会在数字滤波器采样频率的倍数处提供衰减，因此未衰减频带实际上出现在输入采样频率 fS 的倍数附近（如表 XIV 中所定义）。 因此，未衰减的频带出现在 n × fS 处（其中 n = 1、2、3…）。 在这些频率下，在噪声未衰减地传递到输出端的任一侧都有频带宽度为 ±f3 dB（f3 dB 是数字滤波器的截止频率）。