如何基于 RISC-V CPU 集成一个 RISC-V SoC 呢？（下）

引言

  接上文《如何基于 RISC-V CPU 集成一个 RISC-V SoC 呢？（上）》。上文主要是对 E907 RISC-V CPU RTL 代码的生成和 MEMORY/ICG 工艺的替换进行了简单的指导，下文主要是对各种不同分组的信号（时钟信号、复位信号、DFT 信号、中断信号、调试信号、AXI 总线信号、AHB 总线信号、运行观测信号、低功耗系统信号等等）如何进行集成来一一指导。

---

🌏 一、集成指南

✅ 时钟信号：时钟是 SoC 的心脏，时钟信号可能不是很多，却是非常重要的。这里需要设计的电路主要是时钟生成、时钟分频、时钟切换、时钟开关、跨时钟域信号同步、DFT 时钟等等。这里需要注意的是跨时钟域信号同步。

✅ 复位信号：复位是 SoC 的能量，同样的，复位信号可能不是很多，却也是非常重要的。这里需要设计的电路主要是软硬复位生成、多复位控制、复位开关、复位同步、DFT 复位等等。这里需要注意的是复位同步，即异步复位同步释放。

✅ DFT 信号：根据自己的