一个电路在设计完成时做的工作需要在功能验证时得到确认,而很多时候在实测时发现的问题,大多是信号的干扰引起的,这就关系到信号的路径是否合理,从信号的正常路径来分析,一个信号能够无反射的传输到终端,需要路径上的阻抗匹配连续,影响阻抗匹配连续的因素在信号路径上主要体现在串联电感、串联电阻、并联电容上,这三者的改变措施趋于一致,即减小对应的值,如减少路径上的走线长度可降低电感和电阻,增加临近走线的距离可降低电容的耦合,只有对信号的路径因素在设计时充分考虑,这样实测时的问题出现的概率就会得到降低,减少电路的重复性设计。