ARM体系结构

ARM体系结构

首先，ARM体系结构是ARM公司设计，并授权其合作伙伴生产的占嵌入式市场份额最大的一种RISC(精简指令集)的CPU，它具有高性能、低功耗、低成本的特点。
ARM体系结构从工作模式、工作状态，指令集几个方面简述以下ARM：
ARM体系支持7种工作模式，包括系统(Sys)、未定义指令(und)、数据存取异常(abt)、 管理(SVC)、中断(IRQ)、快速中断(FIQ)、用户模式(usr).其中，除了用户模式以外的其它模式，我们称之为特权模式.它们之间的区别在于有些操作只能在特权模式下才被允许，如直接改变模式和中断使能等. 除了用户模式和系统模式以外的其它5种模式，我们又称之为异常模式。当特定的异常出现的时候，程序就会进入到相应的异常模式中。
备注： 在LINUX系统中， Linux的应用程序工作在usr模式，而内核在正常情况下工作在svc模式，当中断或异常时工作在异常模式
ARM体系结构中CPU有2种工作状态，thumb（指令为16位）和ARM状态（指令为32位），相对寄存器不多，总共37个，它包括通用寄存器r0~r12（FIQ 有自己的r8 ~ r12）,栈指针寄存器SP(r13)，链接寄存器lr(r14),PC指针寄存器PC(r15)，程序状态寄存器CPSR和保存程序状态寄存器SPSR，在上面提到几种异常中，用户(usr)和系统模式(sys)使用相同寄存器, 而其他异常模式有自己独立的SP,LR,SPSR寄存器。
当异常产生时, 硬件上（ARM core）会完成以下动作:
拷贝 程序状态寄存器CPSR 到 保存程序状态寄存器
SPSR_<mode>
设置适当的 CPSR 位：
改变处理器状态进入 ARM 态
改变处理器模式进入相应的异常模式
设置中断禁止位禁止相应中断 (如果需要)‏}保存返回地址到 LR_<mode>
设置 PC 为相应的异常向量
返回时, 软件的异常处理程序需要:
从 SPSR_<mode>恢复CPSR
从LR_<mode>恢复PC
Note:这些操作只能在 ARM 态执行.
ARM处理器是基于精简指令集计算机（RISC）原理设计的，发展过程中商用的指令集经过了v4，v5,v6,v7(cortex系列) 4个系列，ARM内核的通用处理器型号比较常见的有arm7tdmi（v4）,arm920/arm920t/arm926ejs,arm10,
arm11,cortex-a8。
为了提高指令执行效率，大部分的ARM指令为单周期指令，并从软件设计角度看，ARM处理器的指令流水线采用3级流水线模型，并提供了LDM/STM类似的批量数据操作指令。
为了提高CPU访问外部设备数据效率，ARM处理器除部分ARM7采用冯.洛伊曼结构外，其他得都采用
哈佛架构，从而实现了对指令和数据存储器的同时访问。并且，ARM CPU提供了现代操作系统所需的虚拟内存管理机制(MMU)和指令、数据cache,并提供了协议处理器(cp15)来协助管理CPU的MMU和CACHE。