之前虽然也做硬件的项目,但是对封装没太大的概念,经常看着元器件说不出来它的封装,后来就各种搜集这方面的资料,整理了一部分封装的描述和图片,图片和描述均来自网络,有什么不对的地方请指正!
1、DIP(dual in-line package)
DIP是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求,制造成本较低,较易实现封装自动化印测试自动化,因而在相当一段时间内在集成电路封装中占有主导地位。 但DIP的引脚节距较大(为2.54mm),并占用PCB板较多的空间,为此出现了SHDIP和SKDIP等改进形式,它们在减小引脚节距和缩小体积方面作了不少改进,但DIP最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式,因而使它的应用受到很大限制。
2、PGA(Pin Grid Array Package)
为突破引脚数的限制,20世纪80年代开发了PGA封装,虽然它的引脚节距仍维持在2.54mm或1.77mm,但由于采用底面引出方式,因而引脚数可高达500条~600条。BGA销是球形的,一般直接焊接在PCB板上,拆卸焊接需要专用的BGA修复台,个人不能拆装焊接,而PGA的销钉是针状的,安装时可以将PGA插入专用的PGA插座中,便于拆卸。
3、SOP(Small Out-Line Package)
随着表面安装技术 (surface mounted technology, SMT)的出现,DIP封装的数量逐渐下降,表面安装技术可节省空间,提高性能,且可放置在印刷电路板的上下两面上。 SOP应运而生,它的引脚从两边引出,且为扁平封装,引脚可直接焊接在PCB板上,也不再需要插座。它的引脚节距也从DIP的2.54 mm减小到1.77mm。后来有SSOP和TSOP改进型的出现,但引脚数仍受到限制。
4、QFP(Quad Flat Package,四方扁平封装)
QFP也是扁平封装,但它们的引脚是从四边引出,且为水平直线,其电感较小,可工作在较高频率。引脚节距进一步降低到1.00mm,以至0.65 mm和0.5 mm,引脚数可达500条,因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下,SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式,也是目前生产最多的一种封装形式。
5、PLCC
PLCC是一种塑料有引脚(实际为J形引脚)的片式载体封装(也称四边扁平J形引脚封装QFJ (quad flat J-lead package)),所以采用片式载体是因为有时在系统中需要更换集成电路,因而先将芯片封装在一种载体(carrier)内,然后将载体插入插座内,载体和插座通过硬接触而导通的。这样在需要时,只要在插座上取下载体就可方便地更换另一载体。
6、LCC(Leadless Chip Carriers)
LCC称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为CLCC,但通常不加C。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变,载体的引脚就可直接与PCB板进行焊接而不再需要插座。这种封装称为LDCC即陶瓷有引脚片式载体封装。
7、TAB
TAB封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架;再在聚酰亚胺层和铜层上制作出小孔,将金属填入铜图形的小孔内,制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来,再由铸塑技术加以包封。它的优点是由于不存在内引线高度问题.因而封装厚度很薄,此外可获得很小的引脚节距(如0.5mm,0.25 mm)而有1000个以上的引脚等,但它的成本较高,因而其应用受到限制。
8、BGA球栅阵列封装(Ball Grid Array,BGA)
当IC的频率超过100MHz时,传统封装方式可能会产生所谓的“Cross Talk”现象,而且当IC的管脚数大于208 Pin时,传统的封装方式有其困难度。BGA工作时的芯片温度接近环境温度,其散热性良好。但BGA封装也具有一定的局限性,主要表现在:BGA焊后检查和维修比较困难,必须使用X射线透视或X射线分层检测,才能确保焊接连接的可靠性,设备费用大;易吸湿,使用前应先做烘干处理。
9、SOT (Small Outline Transistor)
SOT的英文全名是:Small Outline Transistor(小外形晶体管),SOT是一种表面贴装的封装形式,一般引脚小于等于5个的小外形晶体管。根据表面宽度的不同分为两种,一种宽度为1.3mm,一种宽度为1.6mm。
10、SOD (Small Outline Diode)
SOD的英文全名是:Small Outline Diode(小外形二级管),SOD后面常会是跟一串数字,表示封装的标准序号,如:SOD-23,SOD-523,SOD323等等.
11、VSON
VSON和WSON都是德州仪器(TI)自己的IC使用的封装,整体看起来在和半边的LCC很像。
12、WSON(晶圆级小外形无引线封装)
13、芯片尺寸封装CSP (Chip Scale Package)
芯片尺寸封装CSP (Chip Size Package)是近年来发展起来的一种新封装技术。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。 CSP的定义为:封装周长等于或小于芯片裸片周长的1.2倍,或者封装面积小于裸片面积的1.5倍。因而CSP的封装效率(指硅片面积与封装后的总面积之比)比QFP和BGA都要高。CSP有一些不同的结构,如挠性基板的插入式、陶瓷刚性基板的插入式、面阵列凸焊点式和片上引脚式(1ead on chip)等。如LOC,它与以往的封装结构不同,它不再将芯片先粘接在基板上,面是直接粘接在引脚框架上(即取消基板),这样可缩小封装侧面到芯片之间的距离(可缩小到0.4mm~0.5 mm)。