基于SystemVerilog的RISC-V五级流水线32位CPU开发包，包括rv32i指令集、数据前递、CSR寄存器与中断控制器等，附资源消耗情况及详细说明文档，适合新手学习

Riscv五级流水线32位cpu，systemverilog编写，指令集rv32i，支持数据前递，csr寄存器与中断控制器，可跑通dhrystone测试。
支持2bit饱和分支预测
本包括:
1.rv32五级流水线cpu代码
2.可以选择拓展的axi4总线接口代码
3.一份五级流水线cpu的详细说明文档
适合新手学习
图中展示了资源消耗情况

YID:31300695744313122

云赐记

---

独家揭秘，快来看： http://lanzous.cn/695744313122.html