I-Cache 和 D-Cache

最新推荐文章于 2024-04-19 18:39:55 发布
最新推荐文章于 2024-04-19 18:39:55 发布
阅读量6k 收藏 35
点赞数 6
分类专栏： 嵌入式 文章标签： c语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/QQ576494799/article/details/129161182
版权
文章介绍了CPU缓存中的ICache（指令高速缓存）和DCache（数据高速缓存），以及它们在性能和容量上的差异。CPU与主存间的多级缓存结构通常包括L1,L2,L3，L1Cache被分为指令和数据两部分。区分指令和数据是为了提高性能和硬件设计的效率。文章还讨论了iCache和dCache的一致性问题，特别是self-modifyingcode场景下，如何通过硬件或软件方法来维护两者间的一致性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

定义

ICache和DCache是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像。

  1. 在速度上

CPU > 寄存器 > Cache > SRAM　＞ＰＳＲＡＭ

  1. 在容量上

CPU < 寄存器 < Cache < DDR

CPU和主存之间也存在多级高速缓存，一般分为3级，分别是L1, L2和L3。另外，我们的代码都是由2部分组成：指令和数据。L1 Cache比较特殊，每个CPU会有2个L1 Cache。分别为:

指令高速缓存(Instruction Cache，简称iCache)

数据高速缓存(Data Cache，简称dCache)

L2和L3一般不区分指令和数据&

最低0.47元/天 解锁文章
各级cache详解
zdd56789的博客
03-23 184
各级cache详解
什么情况下需要禁用MMU/i-cache/d-cache？——嵌入式
DevCyberX的博客
08-30 340
在嵌入式系统开发中，MMU（内存管理单元）、I-cache（指令缓存）和D-cache（数据缓存）是核心的硬件组件，它们对系统的性能和功能起着至关重要的作用。然而，在某些特定的情况下，禁用这些组件可能是必要的。本文将详细探讨在嵌入式系统中禁用MMU、I-cache和D-cache的场景，并提供相应的源代码实例。禁用MMU、I-cache和D-cache在嵌入式系统开发中是一种特殊场景下的需求，并非常规操作。什么情况下需要禁用MMU/i-cache/d-cache？三、禁用D-cache的情况。
ARM芯片开发学习（S5PV210）——icache、dcache介绍和如何开关icache
weixin_42031299的博客
06-28 4138
什么是icache 什么是协处理器 怎么开关icache
小论文
Kingbeful的专栏
04-08 1658
    1　引　言微处理器和存储器的发展一直以来都不是很均衡，这导致了两者在性能上的巨大鸿沟。在1980年，典型的微处理器的运行频率是10MHz，典型的SDRAM访问时间是250ns。而如今微处理器运行在GHz的频率内，提高了几个数量级，而SDRAM却差不多只提高了一个数量级。对主存的访问速度成为了约束微处理器性能的瓶颈。解决微处理器访问SDRAM速度慢的方法是采用访问速度快的SRAM，但
iCache && dCache
lyndon
06-14 3745
L1 Cache 比较特殊，每个 CPU 会有两个 L1 Cache，分别为 iCache（指令高速缓存，Instruction Cache）和 dCache（数据高速缓存，Data Cache）。 L2 和 L3 一般不区分指令和数据，可以同时缓存指令和数据。
Icache和Dcache简单总结
hxp1994的专栏
08-23 1693
cpu缓存
iCache和dCache
精通多种语言helloworld
07-08 5511
CPU和主存之间也存在多级高速缓存，一般分为3级，分别是L1, L2和L3。另外，我们的代码都是由2部分组成：指令和数据。L1 Cache比较特殊，每个CPU会有2个L1 Cache。分别为指令高速缓存(Instruction Cache，简称iCache)和数据高速缓存(Data Cache，简称dCache)。L2和L3一般不区分指令和数据，可以同时缓存指令和数据。下图举例一个只有L1 Cache的系统。我们可以看到每个CPU都有自己私有的L1 iCache和L1 dCache。 为什么要区分指令和.
ARM基础(4)：L1 Cache之I-Cache和D-cache详解
主要分享硬件、嵌入式软件部分知识
06-12 8946
在上一篇文章中，我介绍了MPU，我们知道MPU允许按区域修改一级Cache的属性，这个Cache一般为L1 Cache，它位于CPU的内部，用来加快指令和数据的访问速度。同时，CPU在处理共享数据时需要确保CPU和主存之间的数据一致性。这篇文章就来详细介绍一下L1 Cache的概念和用法。
icache和dcache
qq_34888036的博客
07-01 1万+
那么，什么是icache呢 它是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像。 在速度上 CPU &gt; 寄存器 &gt; Cache &gt; DDR 在容量上 CPU &lt; 寄存器 &lt; Cache &lt; DDR 整个系统中，CPU的供应链由：寄存器+cache+DDR+硬盘/flash 四阶组成 icac...
MMU、Icache、Dcache
weixin_33834679的博客
01-10 308
http://blog.csdn.net/iodoo/article/details/8954014 i-cache(instruction cache)是指令高速缓冲存储器。 Cache存储体：存放由主存调入的指令与数据块. dcache(data cache)：数据高速缓冲存储器 CACHE：Cache是一种特殊的存储器，它由Cache 存储部件和Cache控制部件组成。Cache 存储...
[IC] MIPS CPU中的I-cache、D-cache、I-memory和D-memory
C_Beyond的博客
04-19 547
当CPU需要读取或写入数据时，首先会检查D-cache是否包含所需数据，如果在D-cache中命中，即缓存命中，数据可以直接从D-cache中读取或写入，加速数据的访问。如果在D-cache中未命中，则需要从D-memory中读取或写入数据，并通过替换算法将新的数据缓存到D-cache中，以便后续的访问。当CPU需要获取指令时，首先会检查I-cache是否包含所需指令，如果在I-cache中命中，即缓存命中，指令可以直接从I-cache中读取，加速指令的获取。它通常位于CPU内部，其目的是加速指令的获取。
I-Cache和D-cache
Volcano
12-08 7279
两者的区别： 一方面是cache的行为。Icache大多都是顺序取指,碰到分支指令也会跳转,而Dcache访问的模式变化比较大.也就是前者所说的pattern的问题.指令只有读和refill没有写,而数据有读也有写.最重要的是冯氏的结构是指令和数据分离.I和D在一起只有相互干扰. 另一个方面就是,物理设计上考虑： 一个union的cache，同时需要数据和指令的访问，端口上是很难实现的。 所以
Cache 系列文章5：iCache和dCache一致性
分享记录一下工作中遇到的相关知识
01-30 1704
CPU和主存之间也存在多级高速缓存，一般分为3级，分别是L1, L2和L3。另外，我们的代码都是由2部分组成：指令和数据。L1 Cache比较特殊，每个CPU会有2个L1 Cache。分别为指令高速缓存(Instruction Cache，简称iCache)和数据高速缓存(Data Cache，简称dCache)。L2和L3一般不区分指令和数据，可以同时缓存指令和数据。下图举例一个只有L1 Cache的系统。我们可以看到每个CPU都有自己私有的L1 iCache和L1 dCache。
关于ICache和DCache
热门推荐
weixin_42639919的博客
10-18 1万+
从不同地方总结摘录而来，附上原文链接原文：https://blog.csdn.net/qq_34888036/article/details/80872186    ICache和DCache是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像。 在速度上  CPU &gt; 寄存器 &gt; Cache &gt; DDR 在容量上  C...
I-Cache与D-Cache的区别
qq_29975021的博客
03-31 1136
https://blog.csdn.net/fhb1922702569/article/details/81911863
cache/i-cache/d-cache
cy413026的博客
06-13 573
cache为什么分为i-cache和d-cache以及Cache的层次设计 CPU体系架构-Cache 细说Cache-L1/L2/L3/TLB
ICACHE、DCACHE与DDR3
qq_45382733的博客
04-13 854
.ICACHE 模块 该模块主要利用 AHB 总线协议的有等待读操作和 ICACHE 缓存指令功能，将指令从片外 DDR 颗粒存储空间内提取并输出至 Cortex M1 软核中，保证软核能正常运行。其中，ICACHE大小固定配置为8KB，在DDR颗粒的映射范围为0x00000000-0x00FFFFFF。同时，解决ICACHE指令一致性问题，即 Cortex M1 软核和软核外部逻辑共同访问 DDR 相同空间时，所引起***指令不一致性问题***。 当软核所需指令未在 ICACHE 空间（即未命中）时，IC
现代CPU架构中通过设置I-Cache(指令Cache)和D-Cache（数据Cache）以提高系统性能，I-Cache和D-Cache在多级Cache中位于第___ ___级。
最新发布
01-09
### I-Cache 和 D-Cache 在多级缓存体系中的位置 在计算机架构中，为了提高性能并减少处理器等待内存数据的时间，通常采用多层次的缓存结构。I-Cache（指令缓存）和D-Cache（数据缓存）位于这一层次结构的不同部分。 #### 多级缓存概述 现代CPU往往配备有多个级别的缓存来存储最近使用的数据或指令副本。这些级别按照距离核心远近分为L1、L2甚至更高级别的L3缓存。越靠近处理单元的一级缓存具有更快的速度但是容量较小；随着等级增加，虽然速度有所下降但其大小显著增大[^1]。 #### L1 缓存内的划分 对于大多数微处理器而言，最接近执行引擎的第一层(L1)会被细分成两个独立的部分： - **I-Cache (Instruction Cache)**：专门用于保存即将被执行的操作码序列。由于程序计数器(PC)总是顺序读取下一条要执行的命令，因此这种设计有助于预测性的预取机制工作得更好。 - **D-Cache (Data Cache)**：负责暂存由应用程序产生的变量值或其他形式的数据对象。当遇到随机访问模式时尤为有用，因为它能够快速响应来自不同地址空间的需求。 这两个子系统共同构成了所谓的“分离式”(split) L1 cache 架构，它允许同时进行指令获取与加载/存储操作而不互相干扰[^2]。 ```cpp // C++伪代码展示如何区分ICache和DCache的作用范围 void execute_instruction() { // 假设这里是从ICache中取出指令并解析成机器码 auto instruction = fetch_from_ICache(); switch(instruction.opcode){ case LOAD: // 当需要加载数据时，则会涉及到DCache value = load_data_from_DCache(address); break; case STORE: store_data_to_DCache(value, address); break; default: perform_operation(instruction); } } ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值