- 博客(1)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 VHDL编码风格
VHDL编码风格 本编码风格基本基于VHDL-2008和Verilog编码风格指南，并结合多年设计经验的总结 A.1基本原则 知道状态在哪里 设计中的状态的每一位都应该被明确声明。在此风格中，所有状态都要明确是在触发器或者寄存器组件中，所有其他部分是纯组合逻辑。当在“if rising\edge（clk）then”声明中写入时序语句时，在一个进程内采用这一原则可以避免很多问题。当不是所有信号的所有...
2019-06-06 08:51:59
557
Code_examples_VHDL.zip
本代码是基于vhdl的数字系统设计方法数字电路设计著作的例码，其书为读者提供了一个系统级的视角，并为他们理解、分析和设计数字系统提供了相关资料和工具。它教授当前工业界数字系统设计中所需的硬件描述语言（VHDL）和现代CAD 工具使用相关的技能。特别注意系统级问题，包括分解和划分数字系统、接口设计和接口时序。也涉及需要深入理解的相关问题，如时序分析、亚稳态和同步性。当然，本书还涵盖了组合和时序逻辑电路的人工设计。作者： [美]威廉姆·J.戴利（William J. Dally ） R.柯蒂斯·哈丁（R. Curtis Harting） 托·M.阿莫特（Tor M.Aamodt）
2019-05-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人