- 博客(5)
- 收藏
- 关注
RSS订阅原创 SV中宏的使用方法
参考文件：https://www.design-reuse.com/articles/45979/system-verilog-macro-a-powerful-feature-for-design-verification-projects.html
2021-04-28 17:23:26
1096
原创 Perl--Excle error: can‘t call method “value“ on undefined value at file.pl
使用perl脚本读取excel文件：获取excel中value的时候： 使用$Ws->get_cell(2,$col)->value() =~ /$NAME/这一行出现标题的error分析：首先$Ws要获取正确，表示get到的excel页面然后获取第2行，$col列的值与/$NAME/进行匹配，最后发现是当get到的值是空的时候，就会报错，也就是我excel中第2行第一列是空的，get 不到data...
2021-01-05 10:19:05
2801
2
原创 Perl中shift函数用法
my $变量 = shift;print "Unknow argument : $argument\n" if($argument);shift array 表示移除数组中的第一个元素 返回剩下的元素。shift 后跟一个数组，表示将数组的第一个值返回。数组也被改变，其第一个元素被弹出。如果没有array，直接给变量赋值shift那么shift操作的参数为@_ 也就是@ARGV这句实现了直接获取用户传递的第一个参数。其中@ARGV： 以@开头的表明是一个li...
2020-11-05 20:06:48
9768
原创 Verilog中常识概念
一、 模块 每一个模块代表着一个具有特定功能的电路，，一个电路是由很多模块组合而成，因此一个模块设计只是一个系统设计中某个层次的设计。模块的调用对应的是数字电路中某个功能的调用，电路是由多个模块构成的，体现在模块直接的调用。 1. 模块的基本结构 （1） 端口定义： 端口是模块与外界或其他模块沟通的信号线。模块的端口类型有三种，分别是输...
2020-08-26 20:10:40
3060
原创 c++中使用new来分配内存
指针初始化为变量的地址，比如 int *pt = &higgens这时候变量在程序编译的时分配的有名称的内存，指针只是为可以通过名称直接访问的内存提供一个别名。其实指针真正的厉害在于，在运行阶段分配未命名的内存以存储，在这种情况下，只能通过指针来访问内存在c语言中，可以用库函数malloc()来分配内存在c++中，通过new运算符访问内存有两种方式：1. 通过new...
2020-05-06 21:24:59
993
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人