玄铁C910编译运行环境配置

前置条件：配置好基本的VCS+verdi等

玄铁C910开源代码位置：

GitHub - T-head-Semi/openc910: OpenXuantie - OpenC910 Core

首先将C910代码下载至虚拟机 

git clone https://github.com/T-head-Semi/openc910.git

然后，我们去平头哥开放社区下载gcc：平头哥玄铁 (t-head.cn)

选择Xuantie-900-gcc-elf-newlib-x86_64-V2.6.1-20220906.tar.gz

后续我们开始环境的配置，并对平头哥的代码进行一些小修改

我们可以先看一下github上C910处理器的目录结构

 然后我们看一下从github上下载的C910处理器的目录结构

我们发现在smart_run文件下没有在github中存在的work文件，我们需要自己创建work文件 ，不然后续编译运行会出现问题。创建完的结果如下所示

我们首先配置工程的环境变量

$ csh
$ cd C910_RTL_FACTORY
$ source setup/setup.csh

 然后我们将编译器的路径修改为我们之前下载的gcc的位置

首先打开smart_run文件下的setup文件中的example_setup.csh

将此句修改为之前gcc解压位置

 我们现在保存并退出，进入smart_run文件，开始初始化环境变量

source setup/example_setup.csh 

 出现红色框的话，我们可以视为成功。

后面我们便可以开始综合

首先我们make help查看可以进行的操作

make help

发现这里存在一点问题

我们可以打开smart_run文件下的Makefile

 发现是271-275行没有加“”的后一半，将其补全再次运行，没有问题了

我们可以通过help看出我们需要的所有操作，首先

make compile

完成对RTL代码的编译，默认使用iverilog编译

我们也可以可以使用vcs编译 

make compile SIM=vcs

后续我们可以查看平头哥提供的几个testcase

make showcase

 我们选择用vcs跑一个经典的helloworld

make runcase CASE=hello_world SIM=vcs Dump=on

 可以看到程序以及正常运行

 我们用verdi打开生成的fsdb文件，就可以开始看波形了

 后续将继续学习C910的架构以及各部分代码的编写方式了。