- 博客(678)
- 收藏
- 关注
RSS订阅原创 Sallen-Key 萨伦 - 基 低通滤波器 完整详解（原理、公式、设计、优缺点）
摘要：Sallen-Key二阶低通滤波器采用同相运放+两级RC结构（2R+2C），核心特性由传递函数决定：通带增益(A_v)、截止频率(\omega_0)和品质因数(Q)。工程常用等阻等容简化设计（(R_1=R_2=R)，(C_1=C_2=C)），此时(Q=1/(3-A_v))，需满足(A_v<3)避免自激。典型配置：(A_v=1)时(Q=0.5)（近巴特沃斯响应），(A_v=2)时(Q=1)（带内抬升）。相比一阶RC，其斜率-40dB/dec，且具备增益调节和阻抗隔离优势，但Q值对元件敏感，高频性能
2026-07-08 22:33:52
11
原创 以电流互感器 CT为例：B、H、Φ、磁导率、磁滞回线、矫顽力 完整落地详解
电流互感器（CT）本质是通过铁芯磁场耦合实现大电流精准变流的小型变压器。其工作原理涉及六个关键物理量：磁场强度H（由一次电流决定）、磁导率μ（铁芯放大能力，饱和时骤降）、磁感应强度B（铁芯实际磁场）、磁通量（电磁感应基础）、磁滞回线（导致相位误差与损耗）和矫顽力Hc（消除剩磁的关键参数）。CT正常工作时，铁芯高μ值确保精确变流；短路时铁芯饱和使μ急剧下降，导致二次电流畸变并遗留剩磁，影响后续测量。保护级CT采用开气隙设计降低矫顽力以改善暂态特性，而计量级CT选用窄磁滞回线材料减小误差。全文通过物理量联动揭示
2026-07-08 21:43:13
91
原创 磁通门激励与补偿绕组全解析
摘要：磁通门传感器通过激励绕组产生高频交变磁场（如10kHz方波），将静态直流漏磁场调制为可检测的二次谐波信号，实现直流漏电测量（A2f∝Ip）。闭环系统中，补偿绕组通过安匝平衡（NpIp=−NcompIcomp）产生反向磁场，强制磁芯零磁通工作，消除磁滞、温漂等误差，提升精度至nT级。激励绕组（动力引擎）为开/闭环必备，负责磁调制；补偿绕组（平衡器）为闭环独有，确保高线性度。两者协同构成工业级B型漏电检测方案（如DRV421），故障时分别导致功能失效或精度崩溃。完整链路从漏电流→磁通调制→谐波解调→PI补
2026-07-06 23:21:02
179
原创 初学者易懂详解：磁通门「激励绕组」&「补偿绕组」分工、原理、作用
摘要：磁通门传感器通过激励绕组产生高频交变磁场使磁芯周期性饱和，将直流磁场转换为可检测的交流谐波信号。开环结构简单但精度有限，闭环结构增加补偿绕组产生反向磁场抵消待测磁场，实现高精度测量。激励绕组是基础调制单元，补偿绕组则用于误差修正，二者协同工作。闭环磁通门通过动态平衡原理消除磁芯误差和温漂，显著提升线性度和抗干扰能力，适用于工业级高精度交直流漏电检测。（149字）
2026-07-06 23:11:13
185
原创 STM32H7 基于 FPGA 24bit 原始采样波形 FFT 基波提取 + 比差 / 角差完整实现
摘要： 本文介绍了一种基于STM32H7与FPGA的电流互感器检定系统设计方案，重点实现了FFT基波提取与计量功能。系统通过FPGA采集24bit原始采样数据（1024点/周期），STM32利用CMSIS-DSP库进行FFT运算，提取50Hz基波幅值/相位，结合JJG169-2010标准计算比差与角差，并通过温漂系数补偿提升精度。设计包含双模式：FPGA预处理快速检定（100ms刷新）和FFT原始波形校准模式（按键触发），后者用于精度溯源验证。关键点包括：硬件FFT优化（双精度FPU、大缓存分配）、双链路数
2026-07-05 18:31:33
198
原创 完整高精度工程代码：Artix7 + AD4134 + 64bit NCO + CORDIC arctan2 IQ-DPLL（0.02S 计量级）
超精密数字锁相环(DPLL)系统设计摘要 本工程实现基于FPGA的高精度50Hz工频信号跟踪系统，核心模块包括： AD4134采集优化：SPI驱动+8阶滑动平均+32深度FIFO，支持24bit无损缩放； IQ-DPLL核心算法： 4096点双ROM正交参考信号生成 64bit NCO消除长期频漂 CORDIC矢量鉴相+增量式PI控制 四级分层滤波（7/32/16阶滑动平均） 自适应带宽切换（捕获/稳态模式） 保护机制：幅值检测、相位失锁判断、NCO频率限幅； 同步架构：256等分相位脉冲严格同步ADC采样
2026-07-04 23:32:43
257
原创 完整优化版 IQ-DPLL Verilog（全部 4 项优化落地，可直接综合）
本文介绍了一个优化设计的50Hz工频跟踪数字锁相环（DPLL）系统。该系统采用32位高精度NCO消除固有频偏，集成标准PI控制环路实现快速跟踪，并绑定同步采样脉冲与NCO相位，实现每周256点严格均匀采样。关键创新包括：1）32位NCO相位累加器确保50Hz基准精度；2）双支路PI控制支持参数配置和积分限幅；3）同步采样机制保证频率波动时的均匀采样；4）限幅逻辑防止积分饱和。该系统在10MHz时钟下工作，可准确跟踪49.5-50.5Hz电网频率波动，满足电力计量要求。
2026-07-04 23:19:05
169
原创 DDR3 SDRAM 工作原理 + FPGA 完整工程实现（Xilinx 7 系 MIG 方案，含理论、IP 配置、分层 Verilog、顶层、仿真、约束）
FPGA实现DDR3 SDRAM控制器设计摘要 本文详细阐述了基于Xilinx Artix-7 FPGA的DDR3 SDRAM控制器实现方案，重点解决工频数据采集场景下的高速缓存需求。系统采用分层架构设计： 硬件层：通过MIG IP核处理DDR3底层时序（800MHz PHY、Bank管理、刷新控制），提供标准化的128bit用户接口； 接口封装层：设计ddr_user_if模块将复杂的APP握手简化为单周期req/done接口，支持突发传输BL8； 跨时钟域处理：采用64bit位宽异步FIFO（1024深
2026-07-03 23:46:07
360
原创 FPGA 工频同步采集 + DDR3 缓存完整实现方案
本文介绍了一个基于FPGA的电力系统同步采集与DDR3缓存系统设计方案。系统采用XC7A35T FPGA实现核心功能，主要包含六大模块：50Hz工频DPLL同步模块实现电网电压相位锁定；多通道ADC同步采集模块完成数据打包；异步FIFO桥接采集与DDR时钟域；DDR3 MIG控制器提供存储接口；环形缓存控制器管理数据读写；顶层模块完成系统集成。系统特点包括：通过DPLL实现整周期同步采样（256点/周期），支持3通道16bit数据采集；采用DDR3作为大容量缓存（128K点容量），实现连续波形存储；通过异步
2026-07-03 23:35:42
236
原创 Artix-7 FPGA DPLL 实现 50Hz 工频同步 ADC 采样完整方案
摘要：本文设计了一种基于FPGA的数字锁相环（DPLL）系统，用于电力采集设备中实现50Hz工频同步采样。系统采用Artix-7 FPGA实现二阶数字PI环路滤波器，通过32位NCO生成同步采样时钟，每周期256点严格对齐电网相位。关键模块包括输入同步、鉴频鉴相器、PI滤波器和锁定检测等，支持AD4134/AD7768多片ADC级联同步。系统资源占用低（XC7A35T仅需180LUT），时序约束明确，并通过参数优化解决捕获速度、相位抖动等问题。相比固定晶振方案，该系统消除了频偏影响，实现ns级同步精度，满足
2026-07-02 23:10:37
684
原创 ADS125P08 STM32F103 完整底层驱动（HAL 库，8/16 通道兼容）
本文介绍了基于STM32F103的ADS125P08模数转换器驱动实现，主要内容包括：1. 硬件配置：定义了SPI接口、片选、复位和DRDY中断引脚，采用STM32F103C8T6/RET6芯片；2. 驱动实现：提供初始化、寄存器读写、序列配置、FIFO读取等功能，支持8路差分或16路单端输入；3. 关键特性：支持1.067MSPS至2.5SPS多档采样率，包含24位原始数据转电压计算，采用滑动均值滤波；4. 注意事项：强调SPI时序(CPOL0/CPHA1)、DRDY必须中断触发、FIFO需整轮读取、SP
2026-07-02 23:06:12
157
原创 Artix-7 FPGA DPLL（全数字锁相环）完整实现全流程
本文详细讲解在Artix-7 FPGA上实现两种锁相环（DPLL）的完整方案：一是基于Xilinx硬核MMCM/PLL的Clocking Wizard IP配置方法，包括工程创建、多路时钟输出配置、反馈模式选择和时序约束要点；二是纯数字RTL实现的ADPLL方案，涵盖数字鉴相器、PI环路滤波器、NCO数控振荡器等核心模块的Verilog实现，以及闭环互联和锁定检测机制。文章对比了两种方案的特性差异（模拟锁相vs全数字实现），并针对常见问题提供调优建议，包括MMCM锁定失败、数字DPLL环路稳定性优化和Art
2026-07-02 15:08:18
681
原创 IEC61850-9-1/9-2 电子式互感器用途、校验原理、整机实现方法
本文系统阐述了IEC61850-9-1/9-2电子式互感器的应用与校验技术，主要内容包括：1. 应用场景：9-1（FT3）适用于点对点专用传输，9-2（SV）支持以太网组播共享；2. 校验原理：基于全局同步、报文解析、DFT解算和自校准补偿四大核心模块；3. 整机实现：采用混合双通道架构，兼容数字/模拟信号，支持三种检定模式；4. 技术优势：实现微秒级同步精度（≤1μs）、0.05S级测量准确度和闭环自校准功能。该方案为智能变电站提供了完整的数字化互感器量值溯源解决方案。
2026-06-30 18:15:56
536
原创 IEC61850-9-1 / IEC61850-9-2 报文详解 + STM32F103 完整软件实现
本文详细介绍了基于STM32F103实现IEC61850-9-1/9-2协议的方案设计。重点分析了两种协议的报文结构：9-1采用FT3光纤帧（需FPGA硬件编解码），9-2LE采用以太网SV报文（MCU软件实现）。给出了完整的硬件架构和软件实现方案，包括TLV编码、1PPS同步定时器、主业务逻辑等核心代码。针对STM32性能限制，提出仅支持9-2LE轻量化子集、4kHz采样率等优化措施，并指出高精度应用需外挂FPGA的方案。最后对比了两种协议在同步机制、实现难度等方面的差异和使用建议。
2026-06-30 18:07:47
500
原创 0.005 级 5A/1A 双级补偿标准电流互感器原理、结构、选材、绕组绕制完整详解
本文详细阐述了5A:1A高精度电流互感器（0.005级）的核心原理与制造工艺。通过双级补偿消差机理，采用主铁芯和补偿铁芯构成闭合磁路，利用平衡绕组检测误差、补偿绕组反向抵消，实现近零磁通工作状态。重点介绍了纳米晶铁芯选型、绕组结构设计（一次1匝、二次5匝）、对称绕制工艺及绝缘屏蔽措施等关键技术，确保在1%-120%量程内比差≤±0.005%、角差≤±0.15'。全文系统解析了从磁路设计到工艺控制的完整实现路径，为高精度电流互感器制造提供技术参考。（149字）
2026-06-30 17:34:57
364
原创 精密锰铜电阻全解析：选型避坑与实战案例
本文详细介绍了6J12锰铜合金四线轴向电阻的结构原理与应用要点。该电阻采用开尔文四端设计，通过分离功率电流与采样回路，有效消除引线误差，具有±10~20ppm/℃的超低温漂特性。文章从材料优势、核心结构、参数区间等方面展开说明，重点对比了四线锰铜与二线/贴片电阻的性能差异，并针对选型、焊接、PCB布线、散热等环节提供18项实用避坑指南。最后通过智能电表、储能BMS、充电桩等5个典型应用案例，展示了不同场景下的选型方案与设计要点，强调需结合功率降额、温度补偿等措施以确保测量精度。文末附快速选型清单，为精密电流
2026-06-29 22:19:49
662
原创 Rogowski 线圈 0.01S 级高精度电流检测完整软硬件实现详解
《0.01S级Rogowski线圈精密测量系统设计与实现》摘要：本文系统阐述了0.01S级高精度Rogowski线圈测量系统的构建方法。通过五级硬件链路（专用线圈+零漂积分器+仪表放大+抗混叠滤波+24位ADC）和三级数字补偿算法（温度/比值/相位补偿），实现±0.01%比值差和±0.3'相位差的计量级精度。重点分析了积分漂移抑制、工频锁相、全温区补偿等关键技术，指出必须采用COG电容、斩波运放、同步采样等设计，并配合分段标定和数字相位平移才能达标。最后依据JJG169-2010标准给出检定方案，区分了便携
2026-06-28 19:58:58
363
原创 AI 时代硬件工程师高薪核心壁垒：吃透 FPGA 底层逻辑
AI 算力时代，硬件工程师的核心竞争力不再是会画电路板、会基础编程，而是驾驭硬件底层资源、压榨 FPGA 算力的能力。 通用上层 AI IP 同质化严重，可快速替代；但 FPGA 底层架构、时序、存储、高速硬核这类底层能力需要长期沉淀，是进入 AI 核心算力研发、突破薪资瓶颈、转型芯片设计的唯一护城河。 想要在 AI 硬件赛道拿到高薪，吃透 FPGA 底层逻辑是绕不开的核心门槛。
2026-06-27 21:33:36
362
原创 FPGA底层逻辑：工程师高薪的终极护城河
FPGA工程师薪资差距的核心在于底层逻辑能力。掌握器件架构、时序优化、资源调度和高速接口等底层技术的工程师，薪资普遍高出30%~100%，并能跨界到ASIC、AI加速等高薪领域。入门级工程师仅会调用IP和简单调试，薪资10~20万；中高级能独立解决时序和资源问题，薪资25~40万；专家级精通架构优化和高速接口，薪资可达45~80万。突破瓶颈的关键是深入理解硬件实现原理，通过器件手册研读、时序分析和极限项目实践来打通底层逻辑。
2026-06-27 21:28:02
218
原创 INA219 完整应用方案（STM32F103 + 20~60μA 微电流高端采样 + π221 隔离 I2C + 休眠低功耗）
摘要：本文详细介绍了基于STM32F103C8T6和INA219B的高精度微电流（20~60μA）测量系统设计。硬件采用高端侧采样（200Ω分流电阻）、π221N61隔离I2C和NSI5050隔离电源，配合前端防护电路抑制上电浪涌。软件实现低功耗间歇采集（休眠6μA）、128次ADC均值滤波、自动零点校准和过冲处理。关键设计包括：开尔文布线PCB规范（保护环/隔离分割）、标准库I2C驱动、全功能INA219驱动（含补偿算法）及故障排查方案。系统通过硬件隔离和软件滤波将测量误差控制在0.3%以内，适用于对微小
2026-06-26 16:07:47
371
原创 XC7A10T实现49～51Hz工频相干锁相0.02级精度 硬件参数及关键软件算法
本文提出了一种基于XC7A10T FPGA的高精度工频测量系统方案。系统采用100MHz TCXO温补晶振作为时钟基准，配合AD4134 24位Σ-Δ ADC实现多通道同步采样。通过FPGA纯硬件流水线实现相干DPLL锁相算法、TCXO温漂补偿等关键技术，强制每周期整数采样点消除频谱泄漏。系统支持49.0～51.0Hz全工频范围跟踪，稳态频率测量精度≤±0.001Hz，多通道同步误差≤5ns，满足0.02级互感器校验要求。相比传统方案，本设计以低成本实现高精度，具备纯硬件实时处理、全工况适配等优势，适用于实
2026-06-25 23:27:54
368
原创 Σ-Δ ADC 与 SAR 逐次逼近 ADC 对比、指标差异 + 电能质量完整应用案例
摘要： Σ-Δ ADC与SAR ADC在电能质量分析中各有优势。Σ-Δ ADC凭借高分辨率（16~24bit）、噪声整形和内置滤波，适合高精度电能计量（如智能电表、互感器测试）和微弱信号采集，典型芯片如ADS1256、ADE9000。SAR ADC则因高速采样（100kSPS~10MSPS）、多通道同步和快速响应，更适用于谐波分析、故障录波及暂态捕捉（如电能质量监测仪），典型芯片如AD7606。高端设备可采用混合架构（Σ-Δ+SAR），兼顾计量精度与动态分析。选型口诀：稳态计量选Σ-Δ，谐波/暂态选SAR，
2026-06-24 22:36:02
325
原创 车载CAN报文收发、事件上报、消息路由、故障诊断全流程封装与实现
设备注册完整流程调用 CarCan_Init()：底层 CAN 硬件初始化、滤波器、中断、缓冲清零调用 CarCan_DeviceRegister(节点ID, 业务回调)查找空闲设备槽位，记录节点 CAN ID、绑定事件回调函数内部维护设备在线状态、最后报文接收时间戳支持运行时 UnRegister 动态注销外设节点2. 报文接收→事件上报全链路外设节点发送 CAN 报文 → CAN 硬件触发接收中断中断 USB_LP_CAN1_RX0_IRQHandler 读取原始帧，写入环形接收 FIF
2026-06-24 20:20:03
653
原创 车载CAN驱动重构：分层解耦与高效通信实战
本文基于CH32V20x系列MCU，针对车载CAN总线应用场景，提出了一套完整的软硬件解决方案。主要内容包括：1）采用分层架构设计，将系统划分为硬件底层、驱动封装层、协议抽象层和业务应用层；2）定义了车载专用协议结构，包括标准11位ID分配、设备枚举和数据结构；3）实现了CAN驱动核心功能，重点优化了总线自动恢复、错误处理、中断接收等关键特性；4）展示了车机主控应用示例，包括初始化配置、数据收发和状态监控；5）详细说明了针对车载环境的特殊优化，如波特率配置、可靠性增强、过滤器设置等。该方案通过分层解耦设计，
2026-06-24 13:54:14
244
原创 DS18B20 单总线温度传感器通用标准驱动模块
本文摘要： DS18B20温度传感器驱动模块标准化实现方案，提供分层架构设计：1）底层硬件时序层实现单总线通信；2）中层完成温度转换、数值换算及容错处理；3）上层提供周期采集任务接口。方案严格遵循DS18B20官方时序规范，采用定点整型运算优化DSP性能，集成传感器断线检测、量程保护等容错机制。通过全局变量映射实现与原工程无缝对接，保留7℃硬件补偿等既有逻辑。模块具备高度可移植性，单次采集耗时5.2ms，支持多传感器扩展，为TMS320C54x系列DSP提供标准化温度采集解决方案。（149字）
2026-06-23 23:15:32
628
原创 TMS320C54x DSP 512/1024 点 FFT 互感器比差角差通用完整模块
本文提出一种兼容64/512/1024点的FFT算法模块设计方案，具有以下特点：1）保留原有512点汇编代码不变，新增1024点接口；2）完全遵循GB1207/1208国标误差计算公式；3）采用定点FFT运算+浮点误差解算的混合架构；4）包含去直流、相位跳变修正、除零保护等抗干扰设计；5）统一三套FFT的处理流程和内存映射，支持快速切换；6）剥离所有业务逻辑，形成纯算法模块，便于移植到不同检定设备。该方案在1024点模式下可实现高精度计量（比差≤0.01%），512点模式则兼顾速度与精度，满足不同应用场景需
2026-06-23 23:09:31
339
原创 CH32V20x 内置 TKey 电容触摸 4 按键完整工业方案详解
摘要：本文针对CH32V20TKey触摸按键在工业应用中的缺陷，提出了一套完整的4按键（UP/DOWN/OK/CANCEL）解决方案。通过拆解原厂例程的硬件机制，指出其单通道、无滤波、固定阈值等致命缺陷，并设计分层软件架构（底层驱动、数字滤波、基线自适应、状态机）。提供可直接替换的main.c代码，实现多通道抗干扰采样、8阶滑动滤波、双阈值滞回消抖及短按/长按事件分发。硬件规范强调PCB设计（焊盘挖空、走线隔离、ESD防护）与电源优化，软件通过非阻塞轮询、ADC自校准等提升稳定性。附参数调优指南及业务逻辑扩
2026-06-23 22:53:03
345
原创 CH32V208工业电表645采集器+以太网MQTT全流程解析
本文详细介绍了基于CH32V208单片机的工业电表数据采集与MQTT上传方案。系统采用分层设计，从底层硬件驱动到上层协议实现，完整构建了工业物联网数据采集终端。 硬件层面采用CH32V208作为主控，集成以太网MAC并外接PHY芯片，通过RS485接口连接DL/T645协议电表。软件架构分为多个模块：系统初始化、以太网协议栈驱动、TCP传输封装、MQTT协议处理以及电表数据采集模块。 核心功能包括：通过WCHNET协议栈实现TCP连接管理，使用MQTTPacket库完成MQTT协议的序列化与反序列化，定时采
2026-06-22 09:30:57
220
原创 CH32V208 片上 ETH TCP-IAP 零残留极致分区方案完整解析
本文提出了一种针对128KB Flash存储的物联网设备固件升级优化方案，通过取消独立备份分区和极致精简引导程序，实现0残留升级和最大化业务存储空间。核心创新点包括：1）将Mini-BIM引导区压缩至≤16KB；2）采用RAM环形缓冲直写技术替代传统备份分区；3）APP业务区扩展至108KB；4）断电安全机制确保升级可靠性。方案通过分层代码改造、资源优化分配和工业级校验机制，在保持与原厂工具兼容的同时，显著提升了存储空间利用率和系统稳定性，特别适合需要大容量业务代码的物联网采集场景。
2026-06-22 09:18:23
497
原创 CH32V208以太网协议栈深度解析与工业UDP服务改造
本文深入解析了CH32V208芯片以太网通信协议的实现方案，针对工业采集场景提出优化改造。源码采用四层架构设计：硬件驱动层（MAC/PHY/DMA）、协议栈封装层（Socket API）、业务应用层和基础支撑层。文章详细剖析了底层DMA链式收发机制、PHY自适应协商等核心模块，并指出原生示例仅支持单客户端回环的局限性。针对工业应用需求，提出完整改造方案：实现多客户端会话管理（最大8个并发）、工业数据帧解析（含帧头/CRC校验）、环形数据缓冲区（防丢包）、超时会话回收等功能。改造后的UDP采集服务器支持任意客
2026-06-21 22:37:10
357
原创 Avalonia.NET9发布指南：单文件打包到安装制作全流程
本文详细介绍了使用Avalonia.NET9为Windows x64系统创建安装包的完整流程。主要内容包括：1）发布前代码校验（GBK编码注册、资源配置）；2）使用dotnet命令行发布独立单文件exe（含参数详解和批处理脚本）；3）三种安装包制作方案（自解压、WiX MSI、AdvancedInstaller）；4）发布后校验与常见问题（权限配置、启动速度优化、文件剔除等）。重点强调了命令行发布方式的自动化优势，并针对工控场景提供了串口权限、中文兼容性等实用解决方案，最终形成从编译到安装包交付的完整自动化
2026-06-21 22:29:44
381
原创 CH32V20x WCHNET UDP Echo Server 源码深度解析 + 进阶完整工业 UDP 采集服务器项目
本文基于沁恒CH32V20x以太网方案，详细解析了UDP服务器开发全流程。内容分为两大部分：基础篇深入剖析官方UDP Echo例程，详解硬件约束、协议栈特性、四层架构实现；进阶篇提出工业级UDP采集服务器方案，重点介绍五层软件架构、双Socket管理、自定义通信协议、Flash参数存储、环形缓存机制等核心模块。通过对比分析，展示了从基础回环到工业应用的完整优化路径，包括协议增强、任务调度优化、断网缓存等关键技术改进，为嵌入式以太网开发提供了完整的参考实现。项目方案具有抗干扰强、部署便捷、数据可靠等优势，已成
2026-06-19 22:42:55
454
原创 高效调试嵌入式HTTP服务器：MCU网页开发实战指南
本文提出了一套针对嵌入式MCU的HTTP网页服务器高效调试方案。方案将调试分为前端网页调试和后端逻辑调试两大部分，采用本地化调试与硬件调试相结合的方式：前端调试建议将HTML/CSS/JS资源提取为本地文件，通过浏览器直接预览修改；后端调试推荐使用串口日志打印关键信息，并结合仿真器断点调试。文章详细介绍了图片资源处理、网络请求分析、Flash读写优化等具体调试技巧，并提供了标准的五阶段调试流程（本地调试→代码移植→通信验证→参数测试→表单提交）。方案强调优先在本地解决前端问题，通过宏定义控制调试日志，使用专
2026-06-13 23:17:19
208
原创 MP8861负载电流精准计算方案
本文详细介绍了如何利用MP8861内部电流寄存器计算真实负载电流的方法。通过分析寄存器读数的物理含义和工作模式（DCM/CCM），推导出相应的计算公式，并提供了完整的软件实现方案。关键点包括： 寄存器报告的是电感峰值/谷值电流，需根据工作模式转换； 轻载时采用DCM公式（与L、Fsw无关），重载时使用CCM公式； 提供了自动判断模式的统一计算函数； 提出校准方案消除元件误差； 包含单元测试验证和常见问题解答。 该方法通过理论推导和工程实践相结合，解决了寄存器读数与实测值不符的问题，实现了精确的负载电流计算。
2026-06-07 17:11:21
624
原创 CH32V208（内置 10M BASE-T PHY）配套隔离网络变压器 + 外围阻容完整规格
本文详细介绍了10M网络变压器（严禁使用百兆1:1.25规格）的关键设计规范： 电气参数：1:1变比、电感≥350μH、耐压1500-2500VAC； PHY与网变次级匹配：TX/RX直连网变，CT中心抽头直连3.3V+0.1μF电容（禁用49.9Ω）； RJ45防护：Bob-Smith电路（75Ω+1nF接PE）、工控需加PTC/TVS防护； 场景化方案：短距可精简BOM，工业环境需全防护； 避坑要点：禁用49.9Ω分压电阻、避免阻抗失配、确保CT电容就近布局。 适用于CH32V208内置PHY的10BA
2026-06-06 21:07:34
417
原创 CH32V208实战：LSE精准定时与低功耗设计
CH32V208 LSE晶振应用指南 本文详细介绍了CH32V208微控制器使用32.768kHz无源晶振（LSE）的完整工程实现，涵盖硬件设计、核心场景及代码实例。关键要点： 硬件规范：PC14/PC15为LSE专用引脚，需外接12.5pF负载电容晶振，禁用GPIO功能；VBAT引脚需接纽扣电池（如CR2032）保障掉电时RTC持续运行（待机功耗0.7~1.2μA）。 四大应用场景： RTC日历：精准1Hz秒脉冲，适用于时间戳记录（工业仪表、车载模块）。 STOP低功耗唤醒：停机模式（<25μA）下
2026-06-04 22:44:15
290
原创 H32V208-CBU6 CAN（bxCAN2.0A/B）经典全用法
本文详细介绍了CH32V208单片机内置CAN控制器的开发指南，涵盖硬件配置、波特率计算、四种典型应用模式及常见问题排查。重点内容包括：1. 硬件设计规范，明确CAN引脚复用方案和收发器接线要点；2. 提供250K/500K等工业常用波特率参数计算公式；3. 详解四种开发模式：回环自测、轮询收发、中断接收（推荐方案）和滤波器组网配置；4. 区分标准帧与扩展帧发送方法；5. 总结高频故障点如波特率配置、收发器接反等；6. 给出工程选型建议，推荐量产使用中断接收+精准滤波方案。附完整标准库代码，适合工控、车载等
2026-06-04 22:30:42
323
原创 罗氏线圈实现0.5级精度全解析
摘要： 本文详细解析罗氏线圈（以LEM ART-B22为例）的工作原理、硬件电路设计及MCU软件实现方案。工作原理基于法拉第电磁感应，输出信号为电流微分（di/dt），需通过积分电路还原电流，ART-B22标称灵敏度22.5mV/kA@50Hz，精度0.5级。硬件设计分5级：输入匹配（EMI防护）、核心积分电路（推荐有源模拟积分，RC=10kΩ×1nF）、电平抬升、抗混叠滤波及ADC保护，强调低温漂元件选型（如OPA2333、C0G电容）。软件实现提供两种方案：硬件积分+ADC采样（工频优选，含RMS计算及
2026-06-02 22:53:21
387
原创 闭环霍尔磁补偿硬件设计全解析
本文系统阐述了闭环霍尔电流传感器的硬件设计方法，重点围绕磁路系统、补偿线圈、霍尔元件、放大电路、功率驱动等关键模块展开。设计以安匝平衡（IpNp=IsNs）和零磁通为核心准则，需综合考虑量程、精度、温漂和带宽等指标。文章详细推导了磁芯截面积、气隙参数、次级匝数、采样电阻等关键参数的定量计算公式，提供了纳米晶、坡莫合金等磁芯材料的选型指导，并给出200A量程的设计实例。最后强调需通过误差分配表严格控制各环节误差，以实现0.2%FS级高精度测量。
2026-06-01 22:52:21
442
原创 LoRa 半双工 / 免侦听 / 主动上报 完整工程级软件实现（项目级可直接移植）
本文介绍了一套经过工业验证的LoRa终端主动上报方案，针对半双工通信中无法避免的冲突问题，提出了完整的工程解决方案。方案核心采用四大机制：1）发送前随机时延（0-100ms）降低冲突概率；2）冲突后指数退避重传（200-800ms）快速恢复；3）多路径自动切换增强抗干扰能力；4）事件队列+ACK确认确保数据可靠传输。方案提供完整的C语言实现，包括状态机管理、路径配置、事件缓存等功能模块，适用于嵌入式MCU开发。通过严格的"一发一收"机制和多重容错设计，有效解决了LoRa网络中的竞争冲突问
2026-05-19 23:14:29
197
【电气检测技术】基于零磁通原理的闭环霍尔磁补偿系统设计：高精度电流检测与工程应用
2026-06-01
讨论的方法为低压差线性稳压器（LDO）、电荷泵和降压 （buck）开关转换器
2026-02-22
开关电源RTQ63xx 设计工具
2026-02-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人