- 博客(17)
- 收藏
- 关注
RSS订阅原创 米勒补偿？零极点？闭环反馈？一文带你拿下模集频率知识
本文探讨了模拟集成电路中频率响应的核心概念，包括零极点分析、米勒补偿和闭环反馈。文章首先通过RC网络示例解释极点和零点的形成及其对波特图的影响，指出多级放大器中极点累积会导致相位滞后和稳定性问题。米勒补偿通过跨接电容将主极点推向低频，实现极点分离以提升相位裕度，但同时可能引入有害的右半平面零点。最后，闭环反馈通过调整环路增益确保系统稳定。全文以清晰的逻辑串联这些概念，为理解模拟电路的频率响应与稳定性提供了系统性的分析框架。
2025-11-03 22:11:31
921
原创 个人对五管OTA的一些理解
本文介绍了运算跨导放大器（OTA）的基本原理与特性，重点分析了OTA与普通运放的关键区别，包括输出信号类型、增益计算方式及输出阻抗特性。文章深入探讨了OTA输出电阻的计算细节，纠正了关于晶体管截止状态下等效电阻的常见误解，并通过小信号分析验证了正确计算方法。此外，还阐述了OTA在共模与差模信号处理中的工作原理，并比较了OTA与运算放大器（OPA）的本质差异，指出OTA作为电压控制电流源（VCCS）的核心特性。最后，文章分析了OTA频率响应中的非主极点问题，推导了完整的增益表达式，揭示了零极点对的相消效应。参
2025-10-11 19:08:15
1615
原创 运放速度揭秘：带宽与压摆率的关键对决
本文探讨了放大器带宽与速度的概念区别，分析了小信号和大信号带宽的特性及其影响因素。小信号带宽由RC时间常数决定，反映电路的线性响应；大信号带宽则受限于压摆率，影响输出波形跟随能力。文章通过RC网络模型，从时域和频域角度阐释了带宽与响应速度的关系，并推导了反馈系统中运放GBW的设计要求。最后讨论了非线性与线性建立时间的分配问题，指出压摆率限制会导致大信号失真。全文通过理论分析和公式推导，阐明了放大器设计中带宽与速度的关键权衡关系。
2025-10-11 10:01:28
1183
原创 FPGA图像OTSU自适应阈值实现
最大类间方差法是由日本学者大津(Nobuyuki Otsu)于1979年提出的，是一种自适合于双峰情况的自动求取阈值的方法，又叫大津法，简称OTSU。它是按图像的灰度特性，将图像分成背景和目标2部分。背景和目标之间的类间方差越大，说明构成图像的两部分的差别越大，当部分目标错分为背景或部分背景错分为目标都会导致2部分差别变小。因此，使类间方差最大的分割意味着错分概率最小。该模块的代码参考了FPGA图像处理_OTSU算法的实现（含源码）_fpga 实现otsu-CSDN博客。
2025-07-01 15:42:53
1083
原创 基于FPGA的图像缩放算法设计与优化
前几个文章我们讲解了关于FPGA实现卷积神经网络的相关细节，因此现在我们需要解决毕设系统的前级处理问题，也就是图像预处理部分，在这里我遇到了一个棘手的问题：我们再进行神经网络识别的时候，输入图像的大小是固定的，因此在摄像头捕获的图像当中的框也是一定的，也就是说在识别过程中，物体距离图像过近或者是过远都会造成输入图像大小的变化，因此只能限制物体与摄像头之间的距离，但是遇到体积相对大的物体便又要调整距离，这无非造成应用过程中的麻烦，因此使用自适应窗口是很有必要的。
2025-07-01 15:42:35
1830
1
原创 基于FPGA实现CNN参数量化技术的实践与心得
在上一篇中提到了在FPGA中实现网络，因为网络过于臃肿而难以综合，因此随后通过资料的查阅发现参数量化这一技术能够大大降低网络的复杂度。但在我调研过程中，我发现网络上关于参数量化的FPGA实现资料太少，因此我打算将这一过程记录下来，希望能够通过这篇博客与大家分享这一技术的实现过程以及我的一些心得。
2025-07-01 15:42:24
2534
3
原创 Verilog设计CNN卷积核以及激活函数
上一篇文章解决了MATLAB在训练CNN网络时遇到的问题，现在要将网络搬到FPGA中去实现，这篇文章主要介绍该网络在FPGA中的实现方式，供大家学习，后续也会将该项目开源出来。但是该项目只设计了卷积核以及激活函数，因为在后续开发的过程中发现，使用传统的CNN网络在综合时会消耗很多资源，因此后续会考虑更换更加轻量级的Mobilenet V2网络。卷积神经网络（Convolutional Neural Network, CNN）是深度学习中的一种经典模型，特别适用于处理图像、语音和视频等数据。
2025-07-01 15:42:00
1999
原创 关于使用MATLAB实现CNN卷积神经网络输出值全部相同的原因以及解决方法
该项目使用的是两个卷积核以及两个池化层，激活函数使用sigmoid函数，项目中包含很多训练方法，我只选择了最传统的方法——梯度下降法，因此我将该方法套入自己的网络，在池化层后面加两层全连接层（项目中只有一层），但是修改后发现每一次迭代后的准确率只有10%左右，查看结果后发现神经网络预测的数值都相等，这非常让人匪夷所思。
2025-07-01 15:41:49
2140
原创 【UVM项目实战】异步fifo—uvm项目结构以及uvm环境搭建
异步时序设计指的是在设计中有两个或以上的时钟， 且时钟之间是同频不同相或不同频率的关系。而异步时序设计的关键就是把数据或控制信号正确地进行跨时钟域传输。Memory, 作为数据的存储器；写逻辑部分，主要负责产生写信号和地址；读逻辑部分，主要负责产生读信号和地址；地址比较部分，主要负责产生 FIFO 空、满的标志。跟普通的FIFO相比，异步FIFO实际上多了读写地址的跨时钟域同步的逻辑，以及两个时钟域中读写信号的比较逻辑。
2025-04-24 20:30:40
1457
1
原创 【UVM学习笔记】UVM验证平台的运行—Phase以及objection
该专题用于记录学习UVM芯片验证的过程，主要学习书籍为经典的《UVM实战》，同时也会去进行一些UVM的项目联系。在这一章主要讲述了在UVM中每一个phase的运算顺序，有的是一瞬间运行，一个是需要消耗仿真时间，同时还在跳转、独立性等方面进行了讨论，能够帮助读者更加灵活的进行代码的编写。
2025-04-04 11:31:25
909
原创 【UVM学习笔记】更加灵活的UVM—通信
TLM是Transaction Level Modeling(事务级建模)的缩写。所谓transaction level是相对DUT中各个模块之间信号线级别的通信来说的。put操作，通信的发起者A把一个transaction发送给B。在这个过程中，A称为“发起者”，而B称为“目标”。A具有的端口(用方框表示)称为PORT，而B的端口(用圆圈表示)称为EXPORT。这个过程中，数据流是从A流向B的。get操作。
2025-04-03 15:45:07
921
原创 【UVM学习笔记】UVM中的“类”
该专题用于记录学习UVM芯片验证的过程，主要学习书籍为经典的《UVM实战》，同时也会去进行一些UVM的项目联系。本次描述了在上一节定义的众多组件的详细介绍，能够让我们更加深刻的了解UVM各组件之间的协调运转。
2025-04-02 11:29:18
978
原创 【UVM学习笔记】UVM基础—一文告诉你UVM的组成部分
该专题用于记录学习UVM芯片验证的过程，主要学习书籍为经典的《UVM实战》，同时也会去进行一些UVM的项目联系。
2025-03-31 14:37:05
1757
原创 【学习e200处理器日志】让子弹飞一会儿—写回
本系列是为了记录在学习《手把手教你设计CPU——RISC-V处理器》的过程中的一些新的以及思考，同时把一些内容进行了简化便于理解，如果小伙伴对处理器感兴趣的话务必拜读一下，能够让你对处理器架构有一个大体的了解。
2025-03-25 15:05:18
638
原创 【学习e200处理器日志】蕃始者实繁，克缉毒董事—交付
本系列是为了记录在学习《手把手教你设计CPU——RISC-V处理器》的过程中的一些新的以及思考，同时把一些内容进行了简化便于理解，如果小伙伴对处理器感兴趣的话务必拜读一下，能够让你对处理器架构有一个大体的了解。在处理器流水线中，交付和取消是确保高效且正确指令执行的关键机制，同时这两者的产生也会与流水线冲刷相联系。
2025-03-24 11:47:33
1128
原创 【学习e200处理器日志】执行力是关键—执行操作
本系列是为了记录在学习《手把手教你设计CPU——RISC-V处理器》的过程中的一些新的以及思考，同时把一些内容进行了简化便于理解，如果小伙伴对处理器感兴趣的话务必拜读一下，能够让你对处理器架构有一个大体的了解。
2025-03-23 20:13:02
1268
原创 【学习e200处理器日志】万事开头难—取指操作
本系列是为了记录在学习《手把手教你设计CPU——RISC-V处理器》的过程中的一些新的以及思考，同时把一些内容进行了简化便于理解，如果小伙伴对处理器感兴趣的话务必拜读一下，能够让你对处理器架构有一个大体的了解。
2025-03-14 12:41:53
1079
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人