make与makefile

gcc的工作流程

流程

1. 预处理。
   1.处理#开头的文件。gcc -E test.c -o tset.i
2. 编译。
   1.编译为汇编语言。 gcc -S test.i -o test.s
3. 汇编。
   1.将输入的汇编文件转变为机器代码。gcc -c test.s -o test.o
4. 链接。
   1.将所有的.o文件生成可执行文件。gcc [test.o a.o b.o…] -o test

编译方式

1. gcc编译一般来说会将1-3步放在一起处理。
   1.多文件编译
2. gcc -o test test.c 这种方式将1-4步全部放在一起处理。

多文件编译

1. 将所有的模块文件都生成机器码文件(.o文件)
   gcc -c test.c -o test.o、gcc -c a.c -o a.o、gcc b.c -o b.o...
2. 将所有的.o文件生成可执行文件。最后整合 gcc test.0 a.o b.o … -o test

make…makefile

Linux下的工程管理器

Makefile规范

1. 目标文件1:依赖文件1。(依赖可以不写)
2. (Tab键)依赖文件1如何生成目标文件1。
3. 目标文件2:依赖文件2。
4. (Tab键)依赖文件2如何生成目标文件2。

注意：

1. 若两个目标文件没有任何关系(没有依赖)，系统默认只执行目标文件1。
2. 一个makefile中可以有多个目标文件。
3. 调用make时需要告诉它目标是什么。若没有指定目标，则make以makefile中的第一个目标作为执行目标。
   
   分析：
   make命令默认执行第一条目标，发下有有依赖，然后找到依赖目标，所以先执行依赖目标。
   make clean 没有目标引用该目标，所以调用时需要指定目标 make 后加 目标名clean

假目标
上述clean目标。若文件夹中恰好有个文件叫clean。那么就不会按指定意图运行。
解决办法：加上 .PHONY:clean

预定义变量

1. Makefile预定义变量包含了编译器常见的名称及其编译选项
2. CC：c编译器的名称，默认为cc
3. CFALGS：c编译器的选项，无默认值。
4. RM：文件删除程序的名称，默认为rm -rf
   

自定义变量（可以自定义变量值，下面两种是公认的，当然你想换名字也可以）

1. OBJ：用来存放可执行文件的名字。
2. OBJS：用来存放可执行目标。

自动变量

1. $@：表示目标文件。
2. $^：表示所有目标文件。
3. $<：表示第一个目标文件。
   

变量的定义方式

1.VAR=var
定义变量时，出现相同变量，后面的值会覆盖前面的值

2.VAR:=var

嵌套Makefile

1. include：头文件。.h文件
2. src：代码文件。.c文件
3. obj：机器码文件。.o文件
4. bin：可执行文件。

总控Makefile

1. export 传递变量。
2. make -C 目录：表示先进入指定目录下并执行当前目录下的makefile