计算机组成原理课后习题二

1. 写出下列各整数的原码、反码、补码表示(用 8 位二进制数)。其中 MSB 是最高位(符号位), LSB
是最低位。
( 1 ) –35 ( 2 ) –128 ( 3 ) –127 ( 4 ) –1

2. 设[x]=a7.a6a5a0,其中 ai 0 1,若要 x–0.5,求 a0, a1, a2, , a6 的取值。 

 

 

3. 有一个字长为 32 位的浮点数,符号位 1 位;阶码 8 位,用移码表示;尾数 23 位,用补码表示;基
数为 2 。请写出:
( 1 )最大数的二进制表示;( 2 )最小数的二进制表示;( 3 )规格化数所能表示的数的范围。

4. 将下列十进制数表示成 IEEE754 标准的 32 位浮点规格化数。
( 1 ) 27/64 ( 2 ) –27/64

 

 

5. 已知 x y ,用变形补码计算 x + y ,同时指出结果是否溢出。
( 1 ) x =11011 y =00011 ( 2 ) x =11011 y = –10101 ( 3 ) x = –10110 y = –00001

 

 

 

6. 已知 x y ,用变形补码计算 x y ,同时指出结果是否溢出。
( 1 ) x =11011 y = –11111 ( 2 ) x =10111 y =11011 ( 3 ) x =11011 y = –10011

 

 

7. 用原码阵列乘法器、补码阵列乘法器分别计算 x × y
( 1 ) x =11011 y = –11111 ( 2 ) x = –11111 y = –11011

 

8. 用原码阵列除法器计算 x ÷ y (注:先乘 1 个比例因子变成小数)。
( 1 ) x =11000 y = –11111 ( 2 ) x = –01011 y =11001
9. 设阶码 3 位,尾数 6 位,按浮点运算方法,完成下列取值的[ x + y ],[ x y ]运算:
( 1 ) x =2 –011 × 0.100101 y =2 –010 ×( –0.011110 )
( 2 ) x =2 –101 ×( –0.010110 ), y =2 –100 ×( 0.010110 )

 

11. 某加法器进位链小组信号为 C 4 C 3 C 2 C 1 ,低位来的进位信号为 C 0 ,请分别按下述两种方式写出
C 4 C 3 C 2 C 1 的逻辑表达式:
( 1 )串行进位方式;( 2 )并行进位方式
12. IEEE 32 位浮点格式表示如下的数:
( 1 ) –5 ( 2 ) –1.5 ( 3 ) 384 ( 4 ) 1/16 ( 5 ) –1/32
13. 下列各数使用了 IEEE 32 位浮点格式,相等的十进制是什么?
( 1 ) 1 10000011 110 0000 0000 0000 0000 0000
( 2 ) 0 01111110 101 0000 0000 0000 0000 0000
14. 32 位格式最多能表示 2 32 个不同的数。用 IEEE 32 位浮点格式最多能表示多少不同的数?为
什么?
15. 设计一个带有原码阵列乘法器(使用芯片)和原码阵列除法器(使用芯片)的定点运算器。
16. 设计一个 ALU ( 4 位),完成加、减、取反、取补、逻辑乘、逻辑加、传送、加 1 8 种运算功能

 

 

  • 3
    点赞
  • 22
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
实验一 算术逻辑单元 1. 实验目的 (1) 掌握运算器的工作原理。 (2) 验证运算器的功能 2. 实验要求 (1)基本要求 设计一个4的算术逻辑单元,满足以下要求。 ①4算术逻辑单元能够进行下列运算:加法、减法、加1、减1、与、或、非和传递。用3操作码进行运算,控制方式如下表所示。 运算操作码     运   算 对标识Z和C的影响 000 result ←A+B 影响标志Z和C 001 result ←A+1 影响标志Z和C 010 result ←A-B 影响标志Z和C 011 result ←A-1 影响标志Z和C 100 result←A and B 影响标志Z 101 result←A or B 影响标志Z 110 result← not B 影响标志Z 111 result←B 不影响标志Z和C ②设立两个标志触发器Z和C。当复信号reset为低电平时,将这两个标志触发器清零。当运算结束后,在时钟clk的上升沿改变标志触发器Z和C的值。运算结果改变标志触发器C、Z的情况如下:加法、减法、加1、减1运算改变Z、C;与、或、非运算改变Z,C保持不变;传送操作保持Z、C不变。因此在运算结束时Z、C需要两个D触发器保持。 ③为了保存操作数A和B,设计两个4寄存器A和B。当寄存器选择信号sel=0时,如果允许写信号write=1,则在时钟clk的上升沿将数据输入dinput送入A寄存器;当sel=1时,如果允许写信号write=1,则在时钟clk的上升沿将数据输入dinput送入B。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

TAO1031

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值