单周期CPU及流水线CPU设计（1）---logisim部件设计

logisim的设计是设计CPU的基础，在往后的CPU的代码书写的过程中必然时刻伴随着设计图纸的需求。

（如有转载，请注明出处，否则将追究）

（1）基本介绍

Logisim 允许用户使用图形用户接口设计并仿真数字电路，它自身包含一些库，库中已有诸如基础门电路，存储器、多路选择器、译码器等简单器件。在后续的实验中，你将使用这些器件搭建自己的 CPU。在本实验中，我们将在 logisim中完成异或电路以及加法器的构建。通过本实验，达到熟悉 logisim 软件环境的目的，同时完成 CPU 数据通路的若干基础性功能部件的设计。

（2）设计过程

<1>构建 1-bit 全加器 ,如图1所示。

<2>构建 4-bit 全加器
4-bit 全加器是简单的 4 个 1-bit 加法器的级联，将一个全加器的 carry-out 作为另一个全加器的 carry-in，如图2而所示.

<3>构建 8-bit 全加器

<4>使用寄存器及子电路构建电路方法实现循环累加器 .

状态方程和设计图思想如下。

那么logsim的设计实现如下图所示。

循环累加电路
（1）使用 logisim/Arithemetic 中的 Adder，构建自加 1 的无限累加器。

（2）创建新文件，点击 Project-->Add Circuit，并命名。

（3）加载 Ar