MSD3393/MSD3463 屏参及REG对照表

 概述：TIMMING组成

　　

 

MOD: BANK:0x1032

VOP: SC_BK10

 注意BANK对应：

　　VOP: SC_BK10　

　　例如：MS_U16 m_wPanelHTotal;              

   　　　　Sub VOP_18[11:0]

　　　　HTOTAL对应下图：VOP_18 VOP_19即0x0636=1590

  

 MOD: BANK:0x1032对应：

 /// A panel struct type used to specify the panel attributes, and settings from Board layout

1： const char *m_pPanelName;               

   PanelName 屏的名称

 

2： MS_U8 m_bPanelDither :1;                

 Sub BK VOP_36, bPanelDither =1à0X2D05, bPanelDither =0à0X2D00

 

3: APIPNL_LINK_TYPE m_ePanelLinkType   :4;  

 Sub BK VOP_44 , LVDS =0x11, RSDS =0x00

 

4:  m_bPanelDualPort  :1;

  Sub VOP_43[0], MOD_94[1],

  

5:  MS_U8 m_bPanelSwapPort  :1;  

  Sub MOD_94[0]  

 

6:   MS_U8 m_bPanelSwapOdd_ML    :1;

  Sub MOD_92[12]  

 

7:  MS_U8 m_bPanelSwapEven_ML   :1;  

  Sub MOD_92[14]  

 

8 :  MS_U8 m_bPanelSwapOdd_RB    :1;  

  Sub MOD_92[11]  

 

9:  MS_U8 m_bPanelSwapEven_RB   :1;  

  Sub MOD_92[13]  

 

11:  MS_U8 m_bPanelSwapLVDS_POL  :1;   

 Sub MOD_80[5]

 

12:  MS_U8 m_bPanelSwapLVDS_CH   :1;

Sub MOD_80[6]

 

13:  MS_U8 m_bPanelPDP10BIT      :1;       

Sub MOD_80[3]

 

14:  MS_U8 m_bPanelLVDS_TI_MODE  :1;    

Sub MOD_80[2], 说明当前的panel是不是TI mode

 

15:  MS_U8 m_ucPanelDCLKDelay;     

Sub MOD_94[8:11],                

 

16:  MS_U8 m_bPanelInvDCLK   :1;      

Sub MOD_94[4],                

 

17: MS_U8 m_bPanelInvDE     :1;       

   Sub MOD_94[2],               

 

18: MS_U8 m_bPanelInvHSync  :1;          

Sub MOD_94[12]

 

19: MS_U8 m_bPanelInvVSync  :1;    

 Sub MOD_94[3],     

 

20: MS_U8 m_ucPanelDCKLCurrent;             

   Sub VOP_8E[6:7],

 

21: MS_U8 m_ucPanelDECurrent;              

Sub VOP_8E[4:5],

 

22: MS_U8 m_ucPanelODDDataCurrent;       

Sub VOP_8E[2:3]

 

23:MS_U8 m_ucPanelEvenDataCurrent;

Sub VOP_8E[0:1]

 

24: MS_U16 m_wPanelOnTiming1;              

time between panel & data while turn on power

 

25: MS_U16 m_wPanelOnTiming2;      

time between data & back light while turn on power

 

26: MS_U16 m_wPanelOffTiming1;    

time between back light & data while turn off power

 

27: MS_U16 m_wPanelOffTiming2;    

time between data & panel while turn off power

 

28: MS_U8 m_ucPanelHSyncWidth;  

Sub VOP_02[7:0]

 

29: MS_U8 m_ucPanelHSyncBackPorch;       

   no register setting, provide value for query only, not support Manuel VSync Start/End now

VOP_04[10:0] VSync start = Vtt - VBackPorch – VsyncWidth, VOP_06[10:0] VSync end = Vtt – VbackPorch

 

30: MS_U8 m_ucPanelVSyncWidth;            

   MS_U8 m_ucPanelVBackPorch;       

31: MS_U16 m_wPanelHStart;             

   Sub VOP_08[11:0],

DE H Start (PANEL_HSYNC_WIDTH + PANEL_HSYNC_BACK_PORCH)

 

32: MS_U16 m_wPanelVStart;              

   Sub VOP_0C[11:0]

 

33: MS_U16 m_wPanelWidth;        

   DE width (VOP_0A[11:0] = HEnd = HStart + Width - 1)

 

34 :MS_U16 m_wPanelHeight;               

   DE height (VOP_0E[11:0]= Vend = VStart + Height - 1)

 

35: MS_U16 m_wPanelMaxHTotal;      

   Reserved for future using.

 

36: MS_U16 m_wPanelHTotal;              

  Sub VOP_18[11:0]

 

37: MS_U16 m_wPanelMinHTotal;               

Reserved for future using.

 

38: MS_U16 m_wPanelMaxVTotal;  

Reserved for future using.

 

39: MS_U16 m_wPanelVTotal;            

   Sub VOP_1A[11:0]

 

40: MS_U16 m_wPanelMinVTotal;              

   Reserved for future using.

 

41: MS_U8 m_dwPanelMaxDCLK;          

   Reserved for future using.

 

42: MS_U8 m_dwPanelDCLK;                  

   Sub LPLL_0F[23:0] ,{0x3100_10[7:0], 0x3100_0F[15:0]}

 

43: MS_U8 m_dwPanelMinDCLK;                  

 Reserved for future using.

 

44: MS_U16 m_wSpreadSpectrumStep;          

MS_U16 m_wSpreadSpectrumSpan;          

   move to board define, no use now.

 

45:  MS_U8 m_ucDimmingCtl;   

    MS_U8 m_ucMaxPWMVal;   

    MS_U8 m_ucMinPWMVal;   

Initial Dimming Value/ Max Dimming Value/ Min Dimming Value

 

46:  MS_U8 m_bPanelDeinterMode   :1;        

   no use now

 

47: E_PNL_ASPECT_RATIO m_ucPanelAspectRatio;

Panel Aspect Ratio, provide information to upper layer application for aspect ratio setting.

 

48: MS_U16 m_u16LVDSTxSwapValue;

   Sub MOD_E6[0:15],  

 

49: APIPNL_TIBITMODE m_ucTiBitMode;                

   Sub MOD_96[1:0], 当颜色不对的时候，就可以调整这个设定来试验。

 

50: APIPNL_OUTPUTFORMAT_BITMODE m_ucOutputFormatBitMode;

Sub MOD_94[6:7], 10: 8bit, 01: 6bit :other 10bit

Define panel output format bit mode. The default value is 10bit, becasue 8bit panel can use 10bit config and 8bit config. But 10bit panel(like PDP panel) can only use 10bit config. And some PDA panel is 6bit

51: MS_U8 m_bPanelSwapOdd_RG    :1;

MS_U8 m_bPanelSwapEven_RG   :1;

MS_U8 m_bPanelSwapOdd_GB    :1;

   MS_U8 m_bPanelSwapEven_GB   :1;

Sub MOD_94[2:5], Odd_RG: bit3, Odd_GB: bit2 , Even_RG bit5, Even_GB bit4

 

52: MS_U8 m_bPanelDoubleClk     :1;     

 LPLL_06[7] ,LVDS dual mode

 

56: MS_U32 m_dwPanelMaxSET;                

MS_U32 m_dwPanelMinSET;                  

   这个值会限定FPLL LOCK 的范围，也就是LPLL_D5D6D7

reg_frame_lpll_en: LPLL_18[3] = 0

reg_lpll_set 调整: 手动调整SET(BK31_1E,1F,20)值，观察OSD是否异常找出Max/Min SET

 

 

 

57: APIPNL_OUT_TIMING_MODE m_ucOutTimingMode;   

Define which panel output timing change mode is used to change VFreq for same panel, 目前有三种选择E_PNL_CHG_DCLK，E_PNL_CHG_HTOTAL，E_PNL_CHG_VTOTAL， 后面两者都是为了保持DCLK 不变而修改HTOTAL/VTOTAL.

 

58: MS_U8 m_bPanelNoiseDith     :1;  

   Sub PAFRC_7E[3]

 

Note  以上寄存器都是8bit Address

 

Port swap: 

只用在 dual port (FHD在板子上有兩組LVDS), 將兩個 LVDS 互換

 Channel swap:

一個LVDS裡面有很多channel,

6 bit: CH0  CH1  CH2  CLK

8 bit: CH0  CH1  CH2  CLK  CH3

10bit:CH0  CH1  CH2  CLK  CH3  CH4

 以 8 bit 為例, Channel swap enable後會有以下行為

CH0 <- > CH3

CH1 <-> CLK

CH2 <-> CH2

就是水平交換

 Polarity swap:

每個Channel 都有Even (P) Odd (M) 兩個極性

Polarity swap 就是將每個 channel 裡的兩個極性交換

以 8 bit 為例

CH0P <--> CH0M,  CH1P <--> CH1M, CH2P <--> CH2M, CLKP <--> CLKM

CH3P <--> CH3M

 

Sub MOD_95[7] : LVDS VSYNC ON/OFF.

 

 

屏规格信息-色彩分辨率

 

屏规格信息-物理分辨率
 物理分辨率是指显示屏在水平方向和垂直方向能显示的画面点数。目前用得较多的屏物理分辨率为1920x1080 及1366x768。而分辨率为1920x1080 的屏就是通常所说的全高清屏，而分辨率为1366*768 的屏称为标清屏。除了这两种分辨率，还有1440*900 及4096x2048等分辨率，但不常用。屏物理分辨率是软件配屏需要设定的重参数之一。设置不正确时，显示屏会出现花屏及黑屏现象。售后在使用替换法解决屏损坏的机器时，用作替换的屏的分辨率需与机芯原配屏的分辨率一致。

 

屏规格信息-背光控制方式及PWM频率设定
  屏背光的亮度变化是由软件控制背光电源的电压或电流实现，控制方式目前有分两种：直流电平控制及PWM 脉宽控制。直流电平控制和PWM 脉宽控制在软件上的表现都为脉宽控制，不同之处直流电平控制，硬件上需要加入PWM 波整流电路，把PWM 波整形成直流，并且PWM 波的输出频率较高，一般为50KHz，以便在硬件上使用较小容量的电容能达到较好的整流效果。PWM 脉宽控制是直接把PWM波输出到背光电源来控制背光的亮度,PWM 波的频率较低，一般为50Hz~240Hz。当需要更换机芯来维修机器时，最好先确认好屏的背光控制方式，看是否需要板子上的整流电路。右图是其中一个机芯的PWM电路。DIM_OUT是主芯片输出的PWM信号，经过该电路可以从DIM_PWM输出PWM脉宽信号或从DIM_DC输出直流信号。

 

屏规格信息-Timing参数
       屏的Timing 参数设定在配屏工作中是非常重要的一步，参数设定不当会直接影响到画面的显示。我们需要了解的Timing 参数包括：DCLK 范围、行场Total、行场Blanking。而电视机工作时，DCLK 是根据信号的频率而变化的，DCLK = HTotal x VHotal x 信号频率。下面以名称T315XW06 的屏Timing 数据为例说明。

       从Timing参数知道该屏的分辨率是1366x768，DCLK工作范围是50~86MHz，H-Total是1460~2000Tclk，V-Total是784~1015Tclk。需确保在任何情况下，机芯输出能满足上述要求。

屏规格信息-LVDS上电时序
   屏的LVDS时序较为关键，设置不当会出现花屏及闪绿屏等问题。和时序相关的信号有：T-con供电、data信号、背光开关信号。具体时序图如下：

 

       上图中，软件配屏时需要设定的参数有：t2、t3、t4、t5、t7。而t1及t6由硬件参数决定。t2是T-con上电到LVDS data输出的时间，t3是LVDS data输出到背光开启的时间，而t4和t5是t2和t3对应的掉电时序。t7是T-con重复上电的间隔时间。具体各参数的设定值需参考屏规格书。

屏规格信息-背光上电时序1
       背光上电时序是指软件控制背光源开启的流程。相关参数有：背光源供电、Dimming信号（PWM信号）、背光开关信号。具体时序如下：

       背光电源通常就是TV的主电源，主电源开启后，机芯需要进行一系列的初始化的操作，所以T2一般都可以满足要求。背光时序通常需要结合LVDS时序使用，而且它们有一个共同的参数---背光开关信号、这时T3需要做合理的安排，以确保背光开关信号能同时满足LVDS时序及背光时序要求。

屏规格信息-背光上电时序2 
   有部分屏的背光上电时序对Diming信号有特殊的要求，如个别三星的屏要求背光开关信号打开时，Diming信号的占空比为100%，并持续一段时间，以保证以最大的电压来激发背光源，防止背光源启动失效。

 

屏规格信息-LVDS数据格式
   液晶显示屏可以接受两种的LVDS 数据格式：JEIDA 和VESA。而决定屏工作在什么模式下，是由LVDS接口上的LVDS Option 来决定，这两种模式分别对应这个I/O 口的高低电平。配屏时需要结合硬件上LVDS Option 设定来配置LVDS 接口输出的数据格式。否则显示出来的画面颜色不正常。而个别屏只支持其中一种的数据格式，输入另一种格式的数据，屏无法显示。在维修机器时，更换显示屏后，发现颜色不正常或黑屏时，可以尝试更改一下LVDS Option来确认。

 

屏规格信息-LVDS驱动电流
       因LVDS接口实际是差分信号接口，调整差分信号的电流会影响LVDS信号输出的幅度。不同的屏因为匹配阻抗略有差异，同样的驱动电流，LVDS输出的幅度也不一样。当LVDS的输出幅度过小或过大时，画面会出现闪黑屏、闪彩点的现象。有时LVDS输出幅度设置不当时，在画面上并没有太明显的表现。这个需要做进一步的眼图测试，测试不合格时，需要软件调整驱动电流来满足要求。

常见问题及解决方法
一、画面闪线或抖动
   屏画面闪亮线一般会出现在电视开机过程中或TV 转台瞬间，原因有多种，最常见的是DCLK设定超出屏可支持的范围。另外一个原因是DCLK 锁定的速度太快，以致屏接受不了这种改变而出现亮线。假设当前DCLK 的输出值为76M，当需要根据信号的频率现改为60M 时，如果直接把DCLK 从76M 更改到60M，很多屏都会出现问题，所以一般的做法是从80M 通过一个较小的步长减小到77M，而合理的步长设定就较为关键，设定过小可能出现图像较长时间处于不同步状态，画面上表现为移动画面不流畅，设定过大就可能出现闪亮线的情况。
二、画面水印严重
  画面水印多数是因为屏对图像数据颜色深度处理不足，以致非常相近颜色都被认是同一种颜色，在画面上出现色块，在过渡色画面较容易出现。对于水印的处理，除了屏供应商修改T-con软件外，机芯软件一般可通过调整Gamma曲线的顶端来降低水印。具体的做法是把Gamma的最大值减少。除了屏本身的原因外，软件PQ的设定有时也会产生水印，例如调整画质时把个别颜色的增益设定过大，再经过白平衡调整，处理后的颜色已提前进入饱和，从而出现水印。
三、移动画面及水平移动字幕出现停顿
  移动画面不流畅在排除了画面本身的问题外，DCLK与信号未实现同步是主要原因。如V-Total、H-Total参数设定不正确，使得DCLK超出了同步范围。Mstar机芯方案一般采用更改V-Total来兼顾50Hz和60Hz的信号，并采用60Hz的V-Total值来计算50Hz的V-Total值。V-Total的值一般都直接取自于屏规格书，由于50Hz的V-Total值是由60Hz算出来的，要确认最终计算出来的值不能超出规格范围。而MTK方案需要同时计算出50Hz及60Hz的V-Total值，并写入到软件中。
四、屏工作一段时间后出现黑屏
   一种情况表现为电视有声音无图像，背光也不亮。问题的原因之一是背光PWM占空比最小值设定过小，从而使背光模块进入保护状态。多数屏的PWM最小占空比需设定10%以上，但为了通用性，一般会把最小占空比设定为20%左右。还有一个原因就是前面提到个别屏的Dimming信号在屏背光启动时需要保持100%占空比一段时间来激发背光灯管，如果背光启动时，Dimming信号的占空比是用户设定值，而且占空比较小，背光灯管就有可能不能正常启动。另一种情况是有声音无图像但背光是亮的。这种情况的原因之一是展频设置不当，个别屏的展频幅度超过2%时就会出现黑屏现象，所以软件设置的展频幅度一般在1.4%~2%之间。进行展频设定时要留意。
五、背光不受控
 该问题的表现为调整背光时屏幕亮度变化很少或不变化，排除硬件原因，最可能的原因是PWM频率设置不正确。如，屏的PWM频率范围是140~160Hz，如果设定的PWM频率在这个范围外，那就有可能出现这样的问题。还有一种情况是动态背光功能没有开启，但背光也会随着画面而变化。这种情况一般会在带有Local Dimming功能的屏上出现，开启该功能时，屏自身会跟据画面亮度来调整背光亮度。Local Dimming功能是通过LVDS接口上的一个I/O口来控制的，如果项目没有特殊的要求，一般要设置这个I/O口为低电平来关闭该功能。配这种屏时，需要先确认一下硬件情况。
六、屏幕有滚动细横纹
  这种现象在纯颜色的画面下较容易观察到。而引起该问题的原因多数是展频的频率设置不正确，可以调整展频的频率看现象是否有改善。如果调整展频的频率没有改善，可以关掉展频功能来进一步确认。
七、画面闪彩点（包括UI）
  该问题表现为图像及UI都会闪点，引起该问题的原因多数是LVDS信号的眼图不良。除了硬件本身的原因外（如LVDL数据线连接不牢固），LVDS驱动电流也会有影响。而LVDS驱动电流在做基础机芯的时候会调整到一个合适的数据。但如果新配屏的T-con输入阻抗和基础机芯相差很大，那就会出现LVDS信号幅度减小或增加。