WWG3364的博客

原创 2.2 基于ultrascale 架构FPGA的system manager wizard使用（温压监测）

接入位置DADDR[7：0] = 00h至3Fh和DADDR[7：0] = 80h至FFh为只读位置，包含ADC测量数据，这些寄存器是。是指在硬件设计中，特别是在 FPGA 或 ASIC 设计中，作为一个已实现的、封装好的功能模块，通常是经过优化的硬件单元或模块。是 Vivado 和 Vitis 工具中的一个图形化配置工具，主要用于为 FPGA 设计生成与系统监控和管理相关的 IP 核。由于这些寄存器宽 16 位，但处理器数据总线宽 32 位，因此硬宏寄存器数据驻留在 32 位数据总线的较。